PATENT ABSTRACTS OF JAPAN

(11) Publication number:

08-262476

(43) Date of publication of application: 11.10.1996

(51) Int.Cl.

G02F 1/135

14.

(21)Application number: 08-006363 (71)Applicant: SHARP CORP

(22)Date of filing: 18.01.1996 (72) Inventor:

TORIHARA HIROSHI

HIGASHIDA

110/SnQ2

SHINPEI

HATANO AKITSUGU

(30)Priority

Priority number :

07 10155

Priority

25.01.1995

Priority

country:

JP

フェルミレベル

(54) OPTICAL WRITING TYPE LIQUID CRYSTAL ELEMENT

date:

(57)Abstract:

PURPOSE: To obtain an optical writing type liquid crystal element featuring a high photosensitivity, high resolution and high contrast by forming carrier blocking layers which impress more voltage than on liquid crystal layer side regions on the writing light incident side regions of a photoconductive layer when the voltage is impressed on the photoconductive layer. CONSTITUTION: The infiltration of carriers (carrier injection) from transparent electrodes 31 and a liquid crystal layer side and the outflow of the carriers from the photoconductive layer 16 at the time of voltage impression are prohibited or suppressed at the dark time by the carrier blocking layers 15, 17 formed on the writing light incident side and liquid crystal layer

side of the photoconductive layer 16 and, therefore, the photoconductive layer 16 has extremely high resistance and high impedance as dark current hardly flows. The more voltage is impressed on the writing light incident regions of the photoconductive layer 16 at the time of voltage impression by the carrier blocking layers 15, 17 at the bright time and, therefore, electric fields are efficiently impressed on the effective regions for carrier generation. The photoconductive layer 16 has low resistance and low impedance as the photocurrent flows easily.

LEGAL STATUS

[Date of request for examination] 23.07.1999

THIS PAGE BLANK (UST.C)

(19) 日本国特許庁 (JP)

(12) 公開特許公報 (A)

(11) 公開番号 特開平 08-262476 (P08-262476A)

(43) 公開日 平成8年10月11日(1996.10.11)

(51) Int.Cl.⁶ G02F 1/135 FΙ

テーマコード (参考)

G02F 1/135

| 審査請求 未請求 | 請求項の数 11 | OL | (全 62 頁) |
|----------|----------|----|----------|
|----------|----------|----|----------|


| | | 番 红 | 謂水 木 | 請水 | 請氷頃の数 | 11 | OL | (生 62 貝) |
|------------|---------------------------|---------|------|-------|--------|-------------|-----|----------|
| (21) 出願番号 | 特願平 08·006363(P08·006363) | (71) 出原 | 額人 (| 00000 | 5049 | | | |
| (22) 出願日 | 平成8年1月18日 (1996.01.18) | | | シャー | プ株式会社 | | | |
| (31) 優先権番号 | 特願平 07-010155(P07-010155) | (72) 発明 | 明者 . | 鳥原 Д | 太志 | | | |
| (32) 優先日 | 平成7年1月25日(1995.01.25) | | : | 大阪府 | 大阪市阿倍野 | 图. | 長池町 | 22番22号 |
| (33) 主張国 | 日本 (JP) | | | シャー | プ株式会社内 | 4 | | |
| | | (72) 発明 | 明者 | 東田 晋 | 平 | | | |
| | | | : | 大阪府 | 大阪市阿倍野 | F区 : | 長池町 | 22番22号 |
| | | | | シャー | プ株式会社内 | þ | | |
| | | (72) 発明 | 明者 | 波多野 | 見継 | | | |
| | | | | 大阪府 | 大阪市阿倍野 | 野区. | 長池町 | 22番22号 |
| | | | | シャー | プ株式会社内 | þ | | |
| | | (75) 代理 | 理人 · | 弁理士 | 原 謙三 | | | |
| | | | | | | | | |
| | | | | | | | | |

(54) 発明の名称 光書込み型液晶素子

(57) 要約

【課題】 光導電層16の光感度を向上させ、高光感度、 高解像度、高コントラストの光書込み型液晶素子を提供 する

【解決手段】 光導電層16の透明電極31側および遮光層18側には、光導電層16内へのキャリアの侵入を防止すると共に、光導電層16に電圧が印加されたとき、光導電層16の透明電極31側領域に遮光層18側領域よりも多くの電圧を印加させるキャリアブロッキング層15・17が形成されている。



(1)

【特許請求の範囲】

【請求項1】

対向配置された一対の透明電極基板間に光導電層と 液晶層とが形成された光書込み型液晶素子において、上 記光導電層の書込み光の入射側および液晶層側には、光 導電層の内外へのキャリアの侵入および流出を防止ま たは抑制すると共に、光導電層に電圧が印加されたとき、 光導電層の書込み光入射側領域に液晶層側領域よりも 多くの電圧を印加させるキャリアブロッキング層が形 成されていることを特徴とする光書込み型液晶素子。

【請求項2】

上記キャリアブロッキング層によって形成される空 乏層あるいは最大空乏層が、書込み光入射側領域に形成 される空乏層あるいは最大空乏層の幅をWi、液晶層側領 域に形成される空乏層あるいは最大空乏層の幅をWBG としたとき、以下の関係式、Wii>WBii を満たすことを 特徴とする請求項1記載の光書込み型液晶素子。

【請求項3】

上記光導電層の少なくとも書込み光の入射側に形成 いることを特徴とする請求項1または2記載の光書込 み型液晶素子。

【請求項4】

上記光導電層の書込み光の入射側に形成されるキャ リアブロッキング層が、超格子構造で構成されているこ とを特徴とする請求項1記載の光書込み型液晶素子。

【請求項5】

上記光導電層の少なくとも書込み光の入射側に形成 されるキャリアブロッキング層が、p型半導体とn型半 導体との積層構造で構成されていることを特徴とする 30 請求項1記載の光書込み型液晶素子。

【請求項6】

上記光導電層の少なくとも液晶層側に形成されるキ ャリアブロッキング層が、当該光導電層と同じエネルギ ーギャップのp型の半導体で構成されていることを特 徴とする請求項1、2、3、4または5記載の光書込み 型液晶素子。

【請求項7】

上記光導電層の少なくとも液晶層側に形成されるキ ャリアブロッキング層が、当該光導電層よりエネルギー 40 ギャップが大きいワイドギャップの i 型もしくはp型 の半導体で構成されていることを特徴とする請求項1、 2、3、4または5記載の光書込み型液晶素子。

【請求項8】

上記光導電層が、書込み光の入射側の透明電極側に形 成された、当該光導電層よりエネルギーギャップが大き いワイドギャップの i 型もしくはp型の半導体とヘテ 口接合されている、あるいは当該光導電層と同じエネル ギーギャップのp型の半導体とホモ接合されているこ

(2)

書込み型液晶素子。

【請求項9】

上記光導電層の書込み光の入射側に形成されるキャ リアブロッキング層が、液晶層側に向かってエネルギー ギャップが小さくなるチャープ構造の i 型またはp型 の半導体であることを特徴とする請求項1、2、3、6 または7記載の光書込み型液晶素子。

【請求項10】

上記光導電層の書込み光の入射側領域のドナー密度 10 をNoi、液晶層側領域でのドナー密度をNoicとしたとき、 以下の関係式、Noi<Noicを満たしていることを特徴と する請求項1、2、3、4、5、6、7、8または9記 載の光書込み型液晶素子。

【請求項11】

対向配置された一対の透明電極基板間に光導電層と 液晶層とが形成された光書込み型液晶素子において、上 記光導電層の書込み光の入射側および液晶層側には、光 導電層の内外へのキャリアの侵入および流出を防止ま たは抑制するキャリアブロッキング層が設けられてお されるキャリアブロッキング層が、絶縁層で構成されて 20 り、当該キャリアブロッキング層がp型半導体とn型半 導体との積層構造で構成されていることを特徴とする 光書込み型液晶素子。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、光書込み型液晶素子に関するものであって、 特に投射型の液晶表示装置に用いられる光書込み型液 晶素子に関するものである。

[0002]

【従来の技術】

一般的な光書込み型液晶素子の基本構造は、例えば特 開昭56-43681号公報に開示されている。上記光 書込み型液晶素子は、図78に示すように、対向する一 対のガラス基板101a・101bが絶縁性のスペーサ シール107・107を介して対向配置され、その間に、 ハイブリッド電界効果モードを用いた45°にねじっ たネマティック液晶からなる液晶層108を挟持した 構造となっている。

[0003]

上記のガラス基板101a上には、ITO (Indium Tin Oxide) 膜からなる透明電極102a、CdS(硫 化カドミウム) からなる光導電層103、CdTe(テ ルル化カドミウム) からなる遮光層104、多層誘導体 ミラー層105、SiO2 (二酸化ケイ素) からなる不活 性絶縁膜106aが順に積層されており、また、他方の ガラス基板101b上には、ITO膜からなる透明電極 102b、SiO2からなる不活性絶縁膜106bが順 に積層されている。尚、上記不活性絶縁膜106a・1 とを特徴とする請求項1、2、3、6または7記載の光 50 06 bは、液晶層108内の液晶分子を所定の方向に配

(3)

向させる配向膜であり、液晶材料と化学的電気的相互作 用がないものとする。また、上記の透明電極102a・ 102 b間には、光書込み型液晶素子を駆動するための 交流電源109が接続されている。

[0004]

一般に、上記構成の光書込み型液晶素子は、例えば図 79に示すように、プロジェクションシステムのライト バルブ (LV) 112として使用される。

[0005]

および図79を用いて説明する。先ず、画像形成手段と してのCRT113から照射された光が、レンズ114 を通って書込み光110となり、ライトバルブ112の 光書込み側に結像される。

[0006]

このとき、光書込み型液晶素子の光書込み側では、光 導電層103に任意の画像の書き込み光110が入射 されると、光が入射された領域(明状態)では光電導層 103のインピーダンスが減少し、交流電源109によ 08の方に電圧がシフトし、この領域の液晶層108の 液晶は電気光学効果を引き起こし偏向する。一方、光が 入射されていない領域(暗状態)では、光導電層103 のインピーダンスは変化せず液晶層108の液晶の電 気光学効果を引き起こすには不十分な電圧となる。この ように、光の照射の有無に応じた光電導層103のイン ピーダンスの変化を利用して、部分的に液晶に電気光学 効果を生じさせ、液晶層108の液晶を空間的に偏向さ せる。

[0007]

また、光書込み型液晶素子の読み出し側では、読出光 源115から照射される読出し光111aが偏光ビー ムスプリッタ116を通る際、読出し光111aが偏光 されS偏光成分の読出し光111bだけが偏光ビーム スプリッタ116で反射されライトバルブ112の読 み出し側に入射される。この S 偏光成分の読出し光11 1 bは、液晶層 1 0 8 が電気光学効果を起こしていない 領域に入射されても液晶層108で変調されないため S偏光のままとなるので、多層誘電体ミラー層105に よって反射されて偏光ビームスプリッタ116に再び 40 密度特性が非対称になっている。 入射される。偏光ビームスプリッタ116に再入射され た読出し光111bはS偏光であるため偏光ビームス プリッタ116により反射され読出光源115に戻さ れ、スクリーン117上では黒を表示する。液晶層10 8が電気光学効果を起こしている領域に入射されると、 読出し光111bは偏光ビームスプリッタ116を透 過し、スクリーン117上に、書込み光110の画像パ ターンに合致したパターンが投影される。

[8000]

(4)

に使用されているCdSは、光の入射によりキャリアが 発生して電流が流れる速度、即ち光応答速度が数ミリ秒 から数十ミリ秒と遅いため、例えばテレビジョンのよう な、高速な像の切り替えを必要とする装置には不向きで あるという問題が生じた。また、CdSは、暗導電率が 大きいためキャリアの横方向拡散が大きくなり高い解 像度を得ることが困難であるという問題が生じた。

[0009]

さらに、上記構成の光書込み型液晶素子では、光導電 上記プロジョクションシステムの動作原理を図78 10 層103と遮光層104と多層誘電体ミラー層105 とが異種の物質であるので、それぞれの層の製造方法が 異なり、各層の格子定数の不整合や熱膨張係数の違いに より、各層の密着性の低下が起こり、層剥離が起こり易 いという問題があり、光書込み型液晶素子の信頼性が低 下した。また、CdSを使用する場合、それに含まれる 硫黄成分によって真空装置の寿命が低下するという問 題も生じた。

[0010]

そこで、光導電層の材料として、光応答速度が数十マ って印加されている電圧のバランスがくずれ、液晶層1 20 イクロ秒と早く、且つ素子の再現性に優れている水素化 非晶質シリコン膜を採用することが提案された。水素化 非晶質シリコンは、CdSと同じ可視光波長領域に最大 感度を持ち、また、暗導電率はCdSよりも小さく10 $^9\Omega$ · 1cm · 1以下であるので、光書込み型液晶素子のコント ラストを大幅に改善することができ、解像度を高くする ことができると共に、再現性を向上させることができる。 [0011]

> このように、光導電層に水素化非晶質シリコンを用い れば、光書込み型液晶素子の性能が大幅に改善されるが、 30 水素化非晶質シリコンの光感度の不足のために実用化 が困難とされていた。光感度は、明時のインピーダンス (Zphoto) と暗時のインピーダンス (Zdark) との比 (Zdark/Zphoto) として関係づけられ、この比が大 きいほど良い。

[0012]

ところで、伝導型が真性の水素化非晶質シリコン(i 型)を用いた光導電層では、図80に示すように、IT O膜に正バイアスを印加したときと負バイアスを印加 したときとでは、暗電流および光電流とも、電圧一電流

[0013]

図80より、暗電流の両バイアス時における電流密度 の絶対値は、負バイアス時の方が正バイアス時に比べて 大きいことが分かる。これは、負バイアス時にITO膜 からの電子の注入(キャリアインジェクション)が起こ るためだと考えられる。一方、光電流の両バイアス時の 電流密度は、負バイアス時の方が正バイアス時に比べて 小さいことが分かる。これは、ITO膜の界面付近に正 孔が蓄積され易くなり、光励起された電子と正孔との再 ところが、上記光書込み型液晶素子の光導電層103 50 結合(リコンビネーション)が、正バイアス時よりも負

(5)

バイアス時の方が起こり易くなり、水素化非晶質シリコ ン中のキャリアが減少するためだと考えられる。

[0014]

したがって、伝導型が真性の水素化非晶質シリコンを 用いた光導電層では、暗時のインピーダンスが本来の導 電率から算出されるインピーダンスよりも小さくなり、 一方、明時のインピーダンスは本来の導電率から算出さ れるインピーダンスより大きくなり、この結果、明暗時 のインピーダンス比が小さくなる。これにより、光導電 層の光感度が不足し、良好な画像を得ることができない 10 くなる。また、暗時のインピーダンスは、負バイアス時 という問題が生じた。

[0015]

そこで、水素化非晶質シリコンを用いた光導電層にお ける光感度の向上を図った素子構造が以下の各公報に 開示されている。

[0016]

例えば、特開昭58-34435号公報には、光導電 層における光感度の向上を図る種々の素子構造が開示 されている。即ち、上記公報には、図81(a)に示す ように、透明電極膜121、金属薄膜122、水素化非 20 み型液晶素子は、従来のものよりも光感度、コントラス 晶質シリコン膜(i型)123b、水素化非晶質シリコ ン膜(n型)123c、遮光層124が順に積層された 素子構造が開示されている。また、上記公報には、図8 1 (b) に示すように、透明電極膜121、水素化非晶 質シリコン膜(p型)123a、水素化非晶質シリコン 膜(i型)123b、水素化非晶質シリコン膜(n型) 123c、遮光層124が順に積層された素子構造が開 示されている。また、上記公報には、図8181(c) に示すように、透明電極膜121、透明性絶縁層125、 質シリコン膜(n型)123c、遮光層124が順に積 層された素子構造が開示されている。

[0017]

したがって、図81 (a) の素子構造では、金属薄膜 122と水素化非晶質シリコン層 (i型) 123bとの 接合によりショットキーバリアを形成し、図81(b) の素子構造では、水素化非晶質シリコン層はpin構造 となり、図81(c)の素子構造では、透明性絶縁層(I) 125と水素化非晶質シリコン層 (in型) の積層とな りIin構造となる。

[0018]

これら三つの素子の両バイアス時における暗電流密 度と明電流密度との関係を図82に示す。これら各素子 構造、即ちショットキーバリア構造、pin構造、Ii n構造全てに共通して、透明電極からのキャリアインジ ェクションが阻止できるので、逆バイアスの電圧を印加 したとき、即ち透明電極にマイナス電圧を印加したとき では、暗電流の電流密度が非常に小さくなっている。こ のことから、逆バイアスに電圧を印加した場合の暗時の インピーダンスが大きくなっていることが分かる。また、50 (6)

上述の素子構造では広義な意味でダイオードになって いるので、光電流の絶対値の対称性は良いが、光が照射 されると光導電層内に内部電位が発生し、光電流のゼロ 点が正バイアス方向に数百mV~1V程度シフトして いる。

[0019]

一方、透明電極に正バイアスの電圧を印加したとき、 明時のインピーダンスは、図82に示すように、単にi 型の水素化非晶質シリコン膜を用いたときよりも小さ では高抵抗状態となっているが、正バイアス時では単に i型の水素化非晶質シリコンを用いたときよりも低抵 抗状態となる。このため、結局、暗時のインピーダンス はi型の水素化非晶質シリコン膜よりも小さくなる。し かしながら、明時のインピーダンスの減少が大きく寄与 しているので、明暗時のインピーダンス比は、単に i 型 の水素化非晶質シリコン膜を用いたときよりも、上記し た素子構造、即ち広義な意味でのダイオード構造の方が 大きくなる。よって、これらの素子構造を用いた光書込 トを改善することができる。

[0020]

また、特開平4-261520号公報には、別の"液 晶表示素子"が開示されている。上記の液晶表示素子は、 図83に示すように、透明導電性膜132aと配向膜1 33aが積層されたガラス基板131aと、透明導電性 膜132b、無機絶縁膜136bと水素化非晶質珪素膜 137と無機絶縁膜136a、遮光層としての読出光反 射膜135、配向膜133bが積層されたガラス基板1 水素化非晶質シリコン膜(i型)123b、水素化非晶 30 31bとの間に、液晶層134を挟持した構造となって いる。

[0021]

上記の光導電層は、水素化非晶質珪素膜137が無機 絶縁膜136bと無機絶縁膜136aとによって挟持 された構造となっているので、透明導電性膜132bか らの水素化非晶質珪素膜137へのキャリアインジェ クションを阻止すると共に、読出光反射膜135からの 水素化非晶質珪素膜137へのキャリアインジェクシ ョンを阻止することができる。これにより、暗時の両バ 40 イアスでのインピーダンスを大きくすることができ、こ の結果、光感度を向上させることができる。

[0022]

ところで、上記特開昭58-34435号公報に開示 されている光導電層の素子構造としての広義な意味で のダイオードは、ダイオードの整流性と内部電位の発生 により液晶層に常時直流成分がかかることになる。この ため、液晶層が劣化し表示特性が悪くなるという問題が 生じる。

[0023]

これに対して、上記の特開平4-261520号公報

(7)

の素子構造の光導電層によれば、エネルギー構造が対称 型となっているので、書込み光を照射した場合に生じる 内部電位を小さくすることができ、この結果、液晶層 1 34の劣化を防止することができる。

[0024]

【発明が解決しようとする課題】

ところが、上記のように、水素化非晶質珪素膜137 が無機絶縁膜136bと無機絶縁膜136aとによっ て挟持された構造となった光導電層では、全体のインピ ーダンスが大きくなっているので、整流素子に比べると 10 光導電層側の透明電極132トに正バイアスを印加し たときの光電流が小さくなる。したがって、上記の素子 構造では、明時のインピーダンスを整流素子のように小 さくすることができないという問題が生じている。これ により、明時のインピーダンス(Zphoto)と暗時のイ ンピーダンス (Zdark) との比 (Zdark/Zphoto) が 小さくなり、光感度を良好なものとすることができない とう問題が生じる。

[0025]

そこで、例えば日本国公開特許公報である特開平3-20 223814号公報 (特公平7-104522号公報) には、半導体の接合界面近傍の半導体の組成を連続的に 変化させることで、接合界面での電荷移動度の低下を防 止し得る光導電層が開示されている。

[0026]

しかしながら、上記公報の光導電層では、接合界面で の電荷移動度の低下を防止することを目的として、半導 体の接合界面近傍の半導体の組成を連続的に変化させ ており、光の屈折率を考慮して組成を連続的に変化させ ていないので、組成変化した部分と透明電極との接合界 30 面で光の反射が生じ、このため、光導電層に入射される 光の量が低減し、光導電層の光感度が低下するという問 題が生じる。

[0027]

本発明は、上記問題点に鑑みてなされたものであって、 その目的は、高光感度、高解像度、高コントラストの光 書込み型液晶素子を提供することにある。

[0028]

【課題を解決するための手段】

請求項1の光書込み型液晶素子は、対向配置された一 40 対の透明電極基板間に光導電層と液晶層とが形成され た光書込み型液晶素子において、上記光導電層の書込み 光の入射側および液晶層側には、光導電層の内外へのキ ャリアの侵入および流出を防止または抑制すると共に、 光導電層に電圧が印加されたとき、光導電層の書込み光 入射側領域に液晶層側領域よりも多くの電圧を印加さ せるキャリアブロッキング層が形成されていることを 特徴としている。

[0029]

(8)

よび液晶層側に形成されているキャリアブロッキング 層によって、暗時には、電圧印加時に透明電極および液 晶層側からのキャリアの侵入(キャリアインジェクショ ン) や光導電層からのキャリアの流出が阻止または抑制 されるので、光導電層は非常に高抵抗となり、暗電流が 流れにくく高インピーダンスとなる。また、明時には、 キャリアブロッキング層によって、電圧印加時に光導電 層の書込み光入射側領域に多くの電圧を印加させるよ うになっているので、キャリア発生有効領域に効率良く 電界が印加され、光導電層は低抵抗となり、光電流が流 れやすく低インピーダンスとなる。

[0030]

一方、この光導電層は整流性を有していない。つまり、 光入射側の光導電層では内部電位が発生しているが、液 晶層側でのキャリア侵入防止層による光感度を低下さ せない程度の電圧ロスもあるのでpin型素子のよう に内部電位は大きくならない。したがって、内部電位に よる液晶層にかかる直流成分を抑制することができる ので、液晶層の延命化を図ることができ、この結果、光 書込み型液晶素子の長寿命化が可能になる。

[0031]

また、上記の素子構造では、光導電層の明時のインピ ーダンス(Zphoto)と暗時のインピーダンス(Zdark) との比(Zdark/Zphoto)が大きくなるので、従来の ように暗時のインピーダンスを大きくした場合に比べ て光導電層の光感度を向上させることができ、この結果、 解像度も向上させることができる。また、光導電層のイ ンピーダンス比(Zdark/Zphoto)が大きくなること で、明時の液晶層にかかる電圧を大きくすることができ、 コントラストを向上させることができる。

[0032]

したがって、光導電層の光感度、解像度、コントラス トを向上させることができるので、高光感度、高解像度、 高コントラスト、長寿命の光書込み型液晶素子を提供す ることができる。

[0033]

請求項2の光書込み型液晶素子は、請求項1記載の光 書込み型液晶素子において、上記キャリアブロッキング 層によって形成される空乏層あるいは最大空乏層が、書 込み光入射側領域に形成される空乏層あるいは最大空 乏層の幅をWii、液晶層側領域に形成される空乏層あるい は最大空乏層の幅をWBii としたとき、次の関係式、"WIi >WBLi"を満たすことを特徴としている。

[0034]

上記の構成によれば、キャリアブロッキング層により 形成される空乏層あるいは最大空乏層が、光導電層の書 込み光入射側領域に形成される空乏層あるいは最大空 乏層の幅が、液晶層側領域に形成される空乏層あるいは 最大空乏層の幅よりも大きくなるように形成されてい 上記の構成によれば、光導電層の書込み光の入射側お 50 るので、光導電層の書込み入射側領域を液晶層側領域よ

(9)

りも高抵抗にすることができる。

[0035]

これにより、電圧印加時に、光導電層の書込み光入射 側に多くの電圧が印加され、光電流が良く流れるように なり、明時のインピーダンスを小さくすることができる。 したがって、光導電層の明時のインピーダンス(Z photo) と暗時のインピーダンス (Zdark) との比 (Z dark/Zphoto)が大きくなるので、従来のように暗時 のインピーダンスを大きくした場合に比べて光導電層 の光感度を向上させることができ、この結果、解像度も 10 向上させることができる。

[0036]

請求項3の光書込み型液晶素子は、請求項1または2 記載の光書込み型液晶素子において、光導電層の少なく とも書込み光の入射側領域に形成されるキャリアブロ ッキング層が、絶縁層で構成されていることを特徴とし ている。

[0037]

上記の構成によれば、光導電層の少なくとも書込み光 の入射側領域に形成されるキャリアブロッキング層が、20 像度化が可能になる。 絶縁層で構成されていることで、電子のトンネル現象を 除くキャリアの輸送がなくなる。これにより、透明電極 からのキャリアインジェクションや透明電極へのキャ リアの流出をほぼ完全に阻止することができる。

[0038]

また、絶縁層により、透明電極と光導電層との界面の 屈折率の差を小さくすることができるので、書込み光の 界面反射を小さくすることができ、この結果、書込み光 を光導電層に有効に導入することができる。

[0039]

さらに、光導電層の少なくとも書込み光の入射側領域 に形成されるキャリアブロッキング層が、絶縁層で構成 されていることで、光導電層全体の膜の密着強度が向上 する。

[0040]

請求項4の光書込み型液晶素子は、請求項1の光書込 み型液晶素子において、上記光導電層の書込み光の入射 側に形成されるキャリアブロッキング層が、超格子構造 で構成されていることを特徴としている。

[0041]

上記の構成によれば、光導電層の書込み光の入射側に 超格子構造を有することによって、従来の光導電層より も光吸収係数が増加し、光伝導キャリアが増大する結果、 明時のインピーダンスが従来の光導電層よりも小さく なり、明暗時のインピーダンス比が従来よりも大きくな る。さらに、超格子構造では、光導電層(a-Si:H 等)よりもワイドギャップの半導体材料(a-SiC: H等) を使用するので、その分絶縁性が高くなることよ り、光導電層に電圧が印加されたとき、書込み光入射側 領域に液晶層側領域よりも多くの電圧が印加されるよ 50 【0048】 (10)

うになる。これらの結果、光書込み型液晶素子の高感度 化、高コントラスト化、高解像度化が可能になる。

[0042]

請求項5の光書込み型液晶素子は、請求項1の光書込 み型液晶素子において、上記光導電層の少なくとも書込 み光の入射側に形成されるキャリアブロッキング層が、 p型半導体とn型半導体との積層構造で構成されてい ることを特徴としている。

[0043]

上記の構成によれば、p型半導体とn型半導体との積 層構造からなるキャリアブロッキング層を構成するp 型半導体により、光導電層の内外への電子の侵入および 流出が抑制されると共に、このp型半導体に積層された n型半導体により、光導電層の内外へのホールの侵入お よび流出が抑制される。これにより、暗時にはキャリア の移動がほとんど無くなるので、暗時に非常に高抵抗に することができ、したがって明暗時のインピーダンス比 を従来の光導電層に比べて大きくできる。この結果、光 書込み型液晶素子の高感度化、高コントラスト化、高解

[0044]

請求項6の光書込み型液晶素子は、請求項1、2、3、 4または5の光書込み型液晶素子において、上記光導電 層の少なくとも液晶層側に形成されるキャリアブロッ キング層が、当該光導電層と同じエネルギーギャップの p型の半導体で構成されていることを特徴としている。 [0045]

また、請求項7の光書込み型液晶素子は、請求項1、 2、3、4または5の光書込み型液晶素子において、上 30 記光導電層の少なくとも液晶層側に形成されるキャリ アブロッキング層が、当該光導電層よりエネルギーギャ ップが大きいワイドギャップのi型もしくはp型の半 導体で構成されていることを特徴としている。

[0046]

上記の請求項6および請求項7の構成によれば、光導 電層の少なくとも液晶層側に形成されるキャリアブロ ッキング層が、この光導電層よりエネルギーギャップが 大きいワイドギャップのi型もしくはp型の半導体、あ るいは光導電層と同じエネルギーギャップのp型の半 40 導体で構成されていることで、キャリアブロッキング層 を光導電層の形成装置において連続成膜することがで きるので、製造工程の簡略化を図ることができる。

[0047]

また、請求項7の素子の場合、ワイドギャップの半導 体(i型あるいはp型)材料を用いることより、同じエ ネルギーギャップのp型の半導体を用いた場合よりも 薄膜にすることができる。これにより、駆動時(電圧印 加時) における余分な電圧ロスを無くすことができ、光 電流を良く流すことが可能である。

(11)

請求項8の光書込み型液晶素子は、請求項1、2、3、 6または7の光書込み型液晶素子において、上記光導電 層が、書込み光の入射側の透明電極側に形成された、当 該光導電層よりエネルギーギャップが大きいワイドギ ャップの i 型もしくはp型の半導体とヘテロ接合され ている、あるいは当該光導電層と同じエネルギーギャッ プのp型の半導体とホモ接合されていることを特徴と している。

[0049]

上記の構成によれば、キャリアブロッキング層が光導 10 電層よりエネルギーギャップが大きいワイドギャップ のi型もしくはp型の半導体、または光導電層と同じエ ネルギーギャップのp型の半導体にて構成されている ので、絶縁層の有無に依らず透明電極からのキャリアイ ンジェクションを阻止することができる。この構成では、 光導電層と半導体との接合部に空乏層が形成され、電圧 印加時には液晶層側よりも高い電圧がかかる。また、キ ャリアブロッキング層を光導電層の形成装置で連続的 成膜することができるので、光書込み型液晶素子の製造 ができる。

[0050]

さらに、光入射により生成されるキャリア発生層(光 導電層) が透明電極と直接接触していないので、透明電 極との接触によって形成される界面準位の発生による 光電流の低減を無くすことができる。

[0051]

請求項9の光書込み型液晶素子は、請求項1、2、3、 6または7の光書込み型液晶素子において、上記光導電 ング層が、液晶層側に向かってエネルギーギャップが小 さくなるチャープ構造の i 型またはp型の半導体であ ることを特徴としている。

[0052]

上記の構成によれば、書込み光の入射側のキャリアブ ロッキング層を上記のようなチャープ構造とすること で、透明電極あるいは絶縁層と接する界面にホールが蓄 積される部分を無くすことができる。これにより、光導 電層で発生した電子がホールと再結合するのを抑制す ることができ、光電流を良く流すことができる。したが 40 って、光導電層の光感度を向上させることができるので、 光書込み型液晶素子の光感度およびコントラストを向 上させることができる。

[0053]

さらに、チャープ半導体にすると、屈折率も光導電層 に向かって変化させることができるので、書込み光の反 射を抑えることができ、この結果、書込み光の有効利用 ができるようになり、光感度を向上させることができる。 [0054]

請求項10の光書込み型液晶素子は、請求項1、2、 50 から、C d S の代わりに水素化非晶質シリコン膜(a ー

(12)

3、4、5、6、7、8または9の光書込み型液晶素子 において、上記光導電層の書込み光の入射側領域のドナ 一密度をNDI、液晶層側領域でのドナー密度をNDLCとし たとき、次の関係式、"Noi<Noic"を満たしているこ とを特徴としている。

[0055]

上記の構成によれば、光導電層の書込み光の入射側領 域のドナー密度を、液晶側領域でのドナー密度より小さ くすることで、光導電層の透明電極側領域に形成される 空乏層幅あるいは最大空乏層幅が、光導電層の液晶層側 領域に形成される空乏層幅あるいは最大空乏層幅より も大きくなる。これにより、光導電層の書込み光の入射 側領域の方が、液晶層側領域よりも高抵抗となり、電圧 が多く印加される。したがって、光導電層は、光電流が 多く流れるので、光導電層の光感度を向上させることが できる。

[0056]

請求項11の光書込み型液晶素子は、対向配置された 一対の透明電極基板間に光導電層と液晶層とが形成さ 工程を簡素なものとし、製造に係る費用を低減すること 20 れた光書込み型液晶素子において、上記光導電層の書込 み光の入射側および液晶層側には、光導電層の内外への キャリアの侵入および流出を防止または抑制するキャ リアブロッキング層が設けられており、当該キャリアブ ロッキング層がp型半導体とn型半導体との積層構造 で構成されていることを特徴としている。

[0057]

上記の構成によれば、光導電層の書込み光の入射側お よび液晶層側に形成された両方のキャリアブロッキン グ層が、p型半導体とn型半導体との積層構造である。 層の書込み光の入射側に形成されるキャリアブロッキ 30 上記のp型半導体によって光導電層の内外への電子の 侵入および流出が抑制されると共に、このp型半導体に 積層されたn型半導体によって光導電層の内外へのホ ールの侵入および流出が抑制される。これにより、暗時 にはキャリアの移動がほとんど無くなるので、暗時に非 常に髙抵抗にすることができ、したがって明暗時のイン ピーダンス比を従来の光導電層に比べて大きくできる。 この結果、光書込み型液晶素子の高感度化、高コントラ スト化、高解像度化が可能になる。

[0058]

【発明の実施の形態】

〔実施の形態1〕本発明の一実施の形態について図1 ないし図16、図71および図72に基づいて説明すれ ば、以下の通りである。尚、本実施の形態を説明する前 に、透明電極間に、光導電層と液晶層とを挟持した構造 の光書込み型液晶素子に使用されるキャリアブロッキ ング層の設計等の一般的な説明を行なう。

[0059]

従来、光導電層の材料としてCdSが用いられていた が、本願では、CdSよりも光応答速度が速い等の理由 (13)

S i : H膜) を使用する。

[0060]

一般に、光書込み型液晶素子では、光感度が大きい程 コントラストが高くなり画像の表示品位を向上させる ことができる。この光感度は、明時のインピーダンス(Z photo) と暗時のインピーダンス (Zdark) との比 (Z dark/Zphoto) と関係づけられ、この比が大きいほど 良いことが分かっている。

[0061]

ところが、水素化非晶質シリコン膜を光導電層として 10 要がある。 使用した場合、光感度の不足によるコントラストの低下 等の問題が生じる。これは、前述の通り、伝導型が真性 の水素化非晶質シリコン膜を用いた光導電層では、透明 電極に正バイアス電圧を印加したときと負バイアス電 圧を印加したときとでは、暗電流および光電流とも、電 圧-電流密度特性が非対称になるためである。

[0062]

したがって、水素化非晶質シリコン膜を用いた光導電 層では、暗時のインピーダンスが本来の導電率から算出 されるインピーダンスよりも小さくなり、明時のインピ 20 オード素子と比べて変わらないかやや小さくなる。 ーダンスは本来の導電率から算出されるインピーダン スより大きくなり、この結果、明暗時のインピーダンス 比が小さくなる。このため、光導電層の明暗時のインピ ーダンス比が小さくなるので、光感度が不足し、良好な 画像を得ることができないという問題が生じる。

[0063]

そこで、明暗時のインピーダンス比をより大きくする には、透明電極側からのキャリアインジェクションと、 光導電層と液晶層との間に形成された遮光層からのキ ャリアインジェクションとを阻止し、暗時においても明 30 にし、透明電極側に形成される高抵抗領域の方に遮光層 時においても両バイアス時における電圧-電流密度特 性の対称性を得ることが必要となる。

[0064]

先ず、透明電極側からのキャリアインジェクションの 阻止は、透明電極と光導電層との間に、絶縁物を介在さ せる、光導電層よりもエネルギーギャップが大きいヘテ ロ系の半導体で高抵抗のn型かi型のものを介在させ る、或いはホモやワイドへテロ系の半導体でp型のもの を介在させることで行なうことができる。

[0065]

一方、遮光層からのキャリアインジェクションの阻止 は、遮光層と光導電層との間に絶縁層を入れるか、光導 電層よりもエネルギーギャップが大きいヘテロ系の半 導体で低抵抗過ぎないn型、i型またはp型のものを入 れることで行なうことができる。また、光導電層と同じ 材料を用いる場合には、p型半導体を入れることによっ て遮光層からのキャリアインジェクションを阻止する ことができる。

[0066]

(14)

と遮光層からのキャリアインジェクションとを阻止す るためには、それぞれ特有のブロッキング膜を用いるが、 一般に、キャリアインジェクションの絶対値は透明電極 側からと遮光層側からとでは異なり、遮光層側からのキ ャリアインジェクションの方が大きい。このため、遮光 層からのキャリアインジェクションを阻止するために は、ブロッキング膜と光導電層のエネルギーバンド構造 が対称である場合では遮光層側のブロッキング膜を強 く、即ちキャリアインジェクションを強固に阻止する必

[0067]

ところが、上記の方法では、透明電極側と遮光層側と の両方向からのキャリアインジェクションを阻止する ことで、暗時のインピーダンスが大きくなり、光書込み 型液晶素子としては好ましいが、反面、明時のインピー ダンスは広義な意味でのダイオード素子のものに比べ て光電流が減少(特に正バイアス時の光電流の減少が著 しい) するため大きくなる。このため、上記の方法では、 結局、明暗時のインピーダンス比は広義な意味でのダイ

[0068]

そこで、単に両方向からのキャリアインジェクション を阻止するだけでなく、明時には広義な意味でのダイオ ード素子と同程度の光電流を発生させる必要がある。

このような理想的な光電流特性を有する光導電層を 実現させるためには、次に示す(a)~(d)の何れか の構成を採用する等によって、遮光層側の高抵抗領域よ りも透明電極側の高抵抗領域の方が広範囲となるよう 側よりも電圧が多く加わるようにすれば良い。

[0070]

(a) 広義な意味でのダイオード素子よりもさらに強 調(不純物ドープ量の増加、膜厚を厚くする等)された p層を作成し、これと i 型光導電層との接合によりデプ レッションレイヤー (非常に高抵抗な領域: 空乏層領域) を透明電極側に形成する。

[0071]

(b) 透明電極側に絶縁層を形成する場合、絶縁層の 40 膜厚を従来の膜厚よりも厚くし、これと光導電層との接 合により非常に高抵抗な領域を形成する。

[0072]

(c) 透明電極側に光導電層のエネルギーギャップよ りも大きいヘテロ系の材料を用いる場合には、高抵抗な n型層かi型層(いずれも従来のものよりも膜厚は厚く する)を用い、これと光導電層との接合を利用し高抵抗 な領域を形成する。

[0073]

(d) 透明電極側に光導電層のエネルギーギャップよ ここで、透明電極側からのキャリアインジェクション 50 りも大きいヘテロ系の材料としてp層を用いる場合、従 (15)

来よりも強調されたp層を用い、これとi型の光導電層 とを接合してデプレッションレイヤーを形成する。

[0074]

上記のような構成にて光導電層に印加される電圧に 偏りを生じさせる、即ち、透明電極側に形成される高抵 抗領域の方に遮光層側よりも電圧が多く加わるように すれば、明時には広義な意味でのダイオード素子の特性 に極めて近い特性を示し、明時のインピーダンスは小さ くなる。且つ、暗時にはキャリアインジェクションを阻 止することができるので、暗時のインピーダンスは従来 10 の素子よりも大きくなる。したがって、明暗時のインピ ーダンス比は、従来のどの素子よりも大きくなり理想的 な光導電層を作成することができる。

[0075]

また、理想的な光導電層を得るもう一つの方法は、次 の通りである。

[0076]

先ず、透明電極側には、上記した絶縁層を用いるか、 光導電層のエネルギーギャップよりも大きいヘテロ系 の材料(高抵抗なn型層かi型層またはp型層)を用い 20 るか、光導電層と同じエネルギーギャップの材料ならば 高抵抗過ぎない抵抗値のp型層を用いるかによって、キ ャリアブロッキング層を設ける。

[0077]

一方、遮光層側には、上記では光導電層と遮光層との 間に設けていたキャリアブロッキング層(例えば絶縁層 か光導電層のエネルギーギャップよりも大きいヘテロ 系の材料を用いる場合には高抵抗なn型層かi型層ま たはp型層、あるいは光導電層と同じエネルギーギャッ に設ける。

[0078]

これにより、理想的な光導電層を実現できる。上記の 構成では、光導電層側のキャリアインジェクションは透 明電極側のキャリアブロッキング層により阻止でき、遮 光層側からのキャリアインジェクションは光導電層内 のキャリアブロッキング層により阻止できるので、両バ イアス時で高抵抗状態となる。したがって、この素子の 暗電流は、ほとんど流れない。また、光導電層では、透 層内で指数関数的に吸収されるので、透明電極に近い程、 多くのフォトキャリアが生成される。従って、光導電層 内におけるフォトキャリアの生成量が多くない遮光層 寄りの領域にキャリアブロッキング層を設けても、光導 電層のフォトキャリア生成の点では特に問題にならな

[0079]

よって、光導電層内の遮光層寄りにキャリアブロッキ ング層を設けても、キャリアブロッキング層が遮光層と (16)

とも光電流はよく流れる。

[0080]

また、これら上述の素子においては、光照射による内 部電位の大きさが従来の素子に比べて非常に小さくな り、明時に液晶層に直流成分(DCバイアス)がほとん ど残らず、信頼性の高い光書込み型液晶素子が実現でき る。

[0081]

ここで、理想的な光導電層を実現するためのキャリア ブロッキング層の設計について、図16を参照しながら 以下に説明する。尚、以下の説明において、透明電極2 01はITO膜とSnO₂膜からなる積層膜とし、光導 電層202は透明電極201側からp型a-Si:H膜 203a、i型a-Si:H膜204、p型a-Si: H膜203bを順に積層した積層膜とし、遮光層205 としてはa-SiGe:H膜とする。また、外部印加電 圧に関して、先ずは直流電圧の場合について説明し、次 に交流電圧の場合について説明する。

[0082]

先ず、キャリアブロッキング層の材料として光導電層 202と同じ材料を用いた場合について説明する。この 場合、光導電層202内の透明電極201側と遮光層2 05側とに形成される空乏層をブロッキング層とする ものである。

[0083]

上記光導電層202において、透明電極201とp型 a-Si:H膜203aとの接合によって形成されるa -Si:H膜203a側の空乏層が、透明電極201側 のキャリアブロッキング層としての役割を果たすため プの材料を用いる場合にはp型層)を、光導電層の内部 30 には、以下の(1)式によって与えられる空乏層幅の膜 厚が最低必要になる。

[0084]

 $W_p = \sqrt{(2 \epsilon_{SnO2} \epsilon_{Si} N_D (V_{bi} - V) / q N_A (\epsilon_{SnO2})}$ $N_D + \epsilon_{Si}N_A$)

\cdots (1)

ここで、 ε SnO2 は透明電極 2 O 1 の誘電率、 ε Si は a -Si: H膜の誘電率、Np は透明電極201中のドナ 一密度、NAはp型a-Si:H膜203a中のアクセ プター密度、Vbi は透明電極201とp型a-Si:H 明電極側から書込み光が入射されると、当該光が光導電 40 膜203aとの接合によって形成される拡散電位、Vは 外部印加電圧、qは素電荷である。また、Vbiは、以下 の(2)式によって与えられる。

[0085]

 $V_{bi} = (k_B T/q) I n (N_A N_D/n_i^2) \cdots$ (2)

ここで、kBはボルツマン定数、Tは絶対温度、niは 真性キャリア密度である。したがって、(1)式で与え られるWpは外部印加電圧Vに依存することが分かる。 特に、SnO2側を負のバイアスに印加したとき空乏層 光導電層との間に入っているものと同様、両バイアス時 50 幅が減少する。このように、空乏層幅が減少すると透明 (17)

電極201から光導電層202へのキャリアインジェクションが起こり易くなる。このことを防ぐために、透明電極201側に、負のバイアスが印加されているときの空乏層幅を加えることによってキャリアインジェクションを抑制する。このとき加えられる透明電極201側の空乏層幅は、上記(1)式によって求められる。

[0086]

ここで拡散電位および外部印加電圧以外の物性パラメータによる項を一つにまとめて α とし、以下の(3)式に示す。

[0087]

 $\alpha \equiv 2 \epsilon_{\text{Sno2}} \epsilon_{\text{Si}} N_{\text{D}} / q N_{\text{A}} (\epsilon_{\text{Sno2}} N_{\text{D}} + \epsilon_{\text{Si}} N_{\text{A}})$ $\cdot \cdot \cdot (3)$

また、外部印加電圧が無い場合の空乏層幅: $Wp_{v=0}$ と、外部印加電圧がある場合の空乏層幅: $Wp_{v=Vapp}$ の差: ΔWp は、上記(3)式を用いて、以下の(4)式に示す。

[0088]

 $\Delta W p = W p_{v=0} - W p_{v=Vapp} = \sqrt{(\alpha V_{bi})} - \sqrt{(\alpha V_{bi} - V_{app})}$

したがって、透明電極201側からのキャリアインジェクションを阻止するためのp型a-Si:H膜<math>203 aの厚さは、Wpと ΔWp を加えた厚さになる。

[0089]

さらに、透明電極201側のp型a-Si:H膜203aは、i型a-Si:H膜(実際は若干n型)204との接合、即ちpi接合によって空乏層を形成させ、この空乏層に電圧を掛ける目的もある。ここでは、p型a-Si:H膜203a(p層)とi型a-Si:H膜204(i 層)の接合により形成されるp 層側の空乏層幅i30とi 層側に形成される空乏層幅について説明する。i1 接合によるi2 P層側の空乏層幅:i3 Di3 Di4 Di5 Di5 Ri6 Ci7 Di7 Di8 Di9 Ri9 Ri1 Ri9 Ri1 Ri9 Ri9 Ri9 Ri9 Ri9 Ri1 Ri2 Ri1 Ri1 Ri2 Ri2

[0090]

 $D p = \sqrt{(2 \epsilon_{Si} N_D (V_{bi} - V) / q N_A (N_A + N_D)) \cdot \cdot (5)}$

[0091]

一方、i型a-Si:H膜204側に形成される空乏 層幅Dnは、以下の(6)式によって与えられる。

[0092]

(18)

 $D n = \sqrt{(2 \epsilon_{Si} N_A (V_{bi} - V) / q N_D (N_A + N_D)) \cdot \cdot (6)}$

次に、光導電層202の遮光層205側に形成される 空乏層について説明する。

[0093]

先ず、遮光層 2 0 5 からのキャリアインジェクションを阻止するために、i型a-Si: H膜 2 0 4 と遮光層 2 0 5 (a-SiGe: H膜) との間に設けるp型a-Si: H膜 2 0 3 b の膜厚について説明する。a-Si 10 Ge: H膜とp型a-Si: H膜 2 0 3 b との接合によりp型a-Si: H膜 2 0 3 b 側に形成される空乏層幅: WBSiは、以下の(7)式の理論式により与えられる。【0 0 9 4】

 $W_{BSi} = \sqrt{(2 \epsilon_{Si} \epsilon_{SiGe} N_D (V_{bi} - V) / q N_A (\epsilon_{SiGe} N_D + \epsilon_{Si} N_A)) \cdot \cdot \cdot \cdot \cdot (7)}$

ここで、 ϵ SiGe i A i G e: H膜の誘電率、i N i A i S i G e: H膜中のドナー密度である。このように、上記(7)式により算出される空乏層幅i WBSi は、遮光層 i 2 O i 5 側からのキャリアインジェクションを阻止する i ために最低必要な膜厚となる。

[0095]

また、p型a-Si:H膜203bとi型a-Si:H膜204との接合部近傍においても空乏層が発生するので、この空乏層の幅も考慮する必要がある。そこで、p型a-Si:H膜203bとi型a-Si:H膜204との接合によって形成されるp型a-Si:H膜203bの空乏層幅:DBpは、以下の(8)式の理論式によって与えられる。

[0096]

 $D_{Bp} = \sqrt{(2 \epsilon_{Si} N_D (V_{bi} - V) / q N_A (N_A + N_D)) \cdot \cdot (8)}$

一方、 i 型 a - S i : H 膜 2 0 4 に形成される空乏層幅: D B i は、以下の(9)式の理論式によって与えられる。

[0097]

 $D_{Bi} = \sqrt{(2 \epsilon_{Si} N_A (V_{bi} - V) / q N_D (N_A + N_D))} \cdot \cdot$

密度、 V_{Bi} は p型 a -S i : H膜 2 0 3 a b i : H膜 2 0 4 b o i : H膜 2 0 4 b o i : H膜 a b i : H

[0098]

一般に、光書込み型液晶素子においては、実際に駆動されるとき、光導電層202に印加される電圧が、空乏層の領域にかかるようになっている。また、書込み光の照射によって光導電層202において形成されるキャリアは、透明電極201側から遮光層205側に向かって指数関数的に減少するので、効率良く光電流を得るに50は、透明電極201側に印加される電圧を遮光層205

(19)

側のそれよりも大きくする必要がある。このように光導電層202の透明電極201側に印加する電圧をより大きくするには、光導電層202の透明電極201側に形成される空乏層幅を、光導電層202の遮光層205側に形成される空乏層幅よりも大きくする必要がある。以下に、光導電層202の透明電極201側の空乏層幅を遮光層205側のそれよりも大きくする方法を示す。【0099】

■ 透明電極201側のp型a-Si:H膜203a中のアクセプター密度を大きくし、pi接合によって生じる拡散電位を大きくする。尚、透明電極201側のp型a-Si:H膜203a中のアクセプター密度を小さくする場合には、p型a-Si:H膜203aの膜厚を厚くすれば良い。

[0100]

■ 透明電極201側のi型a-Si:H膜204中のドナー密度を小さくし、pi接合によって形成される空乏層幅を大きくする。

[0101]

■ 透明電極201側のp型a-Si:H膜203a 20 る。 の膜厚を、透明電極201に外部電圧が印加されないと きの空乏層幅の理論値よりも大きくする。これにより、 特にpi接合に逆バイアスの電圧が印加されて減少す る空乏層幅が考慮される。

[0102]

このように、上記の■~■の方法によって透明電極201側に設けられたp型aーSi:H膜203aは、透明電極201側からのキャリアインジェクションを阻止するだけでなく、透明電極201側の空乏層を大きくすることで光導電層202の透明電極201側の領域30に重点的に電圧を印加することができる。

[0103]

さらに、光導電層202の透明電極201側の領域に 重点的に電圧を印加させるためには、光導電層202の 遮光層205側に設けられたp型a-Si:H膜203 bと遮光層205との接合によって形成される空乏層 幅とp型a-Si:H膜203bとi型a-Si:H膜 204との接合によって形成される空乏層幅をできる だけ小さくして余分な電圧ロスを防止することによっ ても可能となる。以下に、電圧ロスを最小に抑える方法 40 を示す。

[0104]

■' 遮光層205側のp型a-Si:H膜203b中のアクセプター密度を、透明電極201側のp型a-Si:H膜203a中のアクセプター密度よりも小さくし、pi接合によって生じる拡散電位を透明電極201側のpi接合によって生じる拡散電位よりも小さくする。

[0105]

■ a 進光層205側のp型a-Si:H膜203b 50 合による空乏層の静電容量:CDBpiとは、以下の(13)

(20)

の膜厚を、遮光層 205 との接合によって形成される p型 a-Si: H膜 203 bの空乏層幅と pi接合によって形成される p型 a-Si: H膜 203 bの空乏層幅とを加えたものとする。尚、上記の各空乏層は、外部印加電圧が無い場合の理論値とする。

[0106]

[0107]

このように、上記■'〜■'の方法によって遮光層205側のキャリアブロッキング層は、単に遮光層205からのキャリアインジェクションを阻止するだけでなく、遮光層205側でのキャリアブロッキング層としての空乏層幅をできるだけ小さくして、余分な電圧ロスを抑制している。これにより、光導電層202の透明電極201側の領域に重点的に電圧を印加することができる

[0108]

以上の述べた理論は、直流電圧での概念であるが、上記理論を交流電圧に適用しても同様の効果を得ることができる。これは、一般に空乏層が静電容量を有することに起因し、単に静電容量の直列接続の場合ならば静電容量が小さい方が電圧の印加が大きくなるためである。この空乏層の静電容量: Cは、以下の(10)式の基礎理論式によって与えられる。

[0109]

$C = \varepsilon_{Si} S/W \cdot \cdot \cdot \cdot (10)$

ここで、Sは空乏層の断面積、Wは空乏層幅である。 また、コンデンサーのインピーダンス: Zは、以下の(1 1)式の交流の基礎理論式によって与えられる。

[0110]

$$Z=1/\omega C \cdot \cdot \cdot \cdot (11)$$

ここで、 ω は角振動数であって 2π fで与えられる。fは交流の駆動周波数である。上記(11)式に(10)式を代入すると、以下の(12)式となる。

[0111]

$Z=W/\omega \in SiS \cdot \cdot \cdot \cdot (12)$

上記(12)式によれば、空乏層幅とインピーダンスとは比例関係となっていることが分かる。したがって、透明電極201側のpi接合によって形成される空乏層幅を、遮光層205側に形成される空乏層幅よりも大きくするという意味は、ここにある。

[0112]

以下に、具体的な空乏層の静電容量について説明する。 光導電層202の透明電極201側のpi接合による 空乏層の静電容量: Cwn と、遮光層205側のpi接 合による空乏層の静電容量: Cnnsiとは 以下の(13) (21)

式および(14)式の理論式によって与えられる。 [0113]

 $C_{WPi} = \sqrt{(q \epsilon_{Si} N_A N_D / 2 (N_A + N_D) (V_{bi} - V_{bi})}$ $V)) \cdot \cdot (13)$

 $C_{DBpi} = \sqrt{(q \in Si N_A N_D / 2 (N_A + N_D) (V_{bi} - Q)}$ $V))\cdot\cdot(14)$

ここで、Npはi型a-Si:H膜204中のドナー 密度であるが、(13) 式中のNp と(14) 式中のNp とでは、その絶対値は異なる。即ち、i型a-Si:H 膜204中のドナー密度は、透明電極201側と遮光層 10 【0120】 205側とで異なっており、(13)式中のNp<(14) 式中のNp の関係が常に成り立つようになっている。ま た、p型a-Si:H膜203a・203b中のアクセ プター密度NAは、NDや空乏層幅との関係によってある 程度自由に選択できるようになっている。さらに、上記 CwriとCDBpiとの大小関係は、常に、Cwri<CDBpiを満 足させる必要がある。

[0114]

尚、光導電層202近傍の静電容量を考える場合、厳 との接合による空乏層 (Wp) の静電容量と、遮光層2 05とp型a-Si:H膜203bとの接合による空乏 層(Wasi)の静電容量とを考慮する必要がある。しかし ながら、これらの空乏層の幅は、上記した光導電層20 2の透明電極201側のpi接合による空乏層および 遮光層205側のpi接合による空乏層の幅と比較し て、非常に小さいので、分配される電圧も極めて小さく なることから無視しても差し支えない。

[0115]

3 a の代わりに p 型のワイドギャップ半導体を用いた 場合の空乏層幅と、この空乏層の静電容量について説明 する。

[0116]

透明電極201側のワイドギャップ半導体の膜厚は、 このワイドギャップ半導体とi型a-Si:H膜204 との接合によって形成される空乏層幅によって決まる ものであり、ワイドギャップ半導体に形成される空乏層 幅分の膜厚が必要となる。

[0117]

例えばワイドギャップ半導体としてa-SiC:H膜 を用いた場合について説明する。このa-SiC:H膜 を用いたときのワイドギャップ半導体に形成される空 乏層幅: Wpsicは、以下の(15)式の理論式によって 与えられる。

[0118]

 $W_{p,sic} = \sqrt{(2 \epsilon_{si} \epsilon_{sic} N_D (V_{bi} - V) / q N_A (\epsilon_{si})}$ $N_D + \varepsilon_{SiC}N_A)$ · · · · (15)

i型a−Si:H膜204に形成される空乏層幅:W

(22)

[0119]

W i s_i= $\sqrt{(2 \epsilon s_i \epsilon s_{iC} N_A (V_{bi}-V) / q N_D (\epsilon s_i)}$ $N_D + \epsilon sic N_A$

) $\cdots (16)$

したがって、透明電極201側の光導電層202に電 圧が印加される領域は、上記(15)式および(16) 式によって求められる空乏層幅の領域となる。この空乏 層幅の静電容量: Сwріは、以下の(17)式によっ て与えられる。

Cwp i = $\sqrt{(q \epsilon_{Si} \epsilon_{SiC} N_A N_D / 2 (\epsilon_{Si} N_D + \epsilon_{SiC})}$ N_A) $(V_{bi}-V)$) $\cdot \cdot \cdot \cdot (17)$

以上のように、遮光層201側にキャリアブロッキン グ層としてのp型a-Si:H膜203aの代わりにワ イドギャップ半導体を用いた場合、上記(15)式、(1 6) 式および(17) 式によって求められる空乏層幅お よび静電容量に基づいて、ワイドギャップ半導体の膜厚 の設計ができる。このワイドギャップ半導体の膜厚の設 計にあたっては、上記と同様、光導電層202の透明電 密には、透明電極201とp型a-Si:H膜203a 20 極201側により高い電圧を印加させるため、透明電極 201側の静電容量Сwpiを遮光層205側の静電 容量よりも小さくすることが必要である。

[0121]

次に、キャリアブロッキング層として光導電層202 の透明電極201側および遮光層205側に絶縁膜(図 示せず) を用いた場合について説明する。

[0122]

一般に、理想的な絶縁膜では、電子のトンネル現象を 除けばキャリアの輸送は無いと考えられる。これにより、 次に、透明電極201側に、p型a-Si:H膜20 30 絶縁膜と半導体との接合によって形成される空乏層幅 (Wisi) や静電容量 (Cisi) は、以下の (18) 式およ び(19)式によって与えられる。

[0123]

 $W_{ISi} = \sqrt{(2 \epsilon_{Si} \phi_{S} / q N_D) \cdot \cdot \cdot \cdot (18)}$ $C_{ISi} = \varepsilon_{I} / \{ t_{I} + (\varepsilon_{I} / \varepsilon_{Si}) (2 \varepsilon_{Si} \phi_{S} / q N_{D}) \}$ 1/2} · · · · · (19)

ここで、ειは絶縁膜の誘電率、tιは絶縁膜の膜厚で ある。また、φs は表面ポテンシャルであり、下記の (2 0) 式にて示される。

40 [0124]

 $\phi_S = 2 k_B T 1 n (N_D/n_i) \cdot \cdot \cdot \cdot (20)$

この場合でも、光導電層202の透明電極201側に 遮光層205側より高い電圧を印加させるためには、光 導電層202の透明電極201側の空乏層幅を、遮光層 205側の空乏層幅よりも大きくする必要がある。そこ で、以下にその方法を示す。

[0125]

■'' 透明電極201側の絶縁膜と接合するa-S i:H膜203aのドナー密度を、遮光層205側の絶 isiは、以下の (16) 式の理論式によって与えられる。 50 縁膜と接合するa-Si: H膜 203bのドナー密度よ (23)

りも小さくする。

[0126]

■'' 透明電極201側に設ける絶縁膜の厚みを、遮 光層205側に設ける絶縁膜の厚みよりも大きくする。

■'' 透明電極201側に設ける絶縁膜の誘電率を、 遮光層205側に設ける絶縁膜の誘電率よりも小さく

[0128]

電極201側の空乏層幅を大きくすることや静電容量 を小さくすることができ、遮光層205側での余分な電 圧ロスを防ぐことができる。これにより、光導電層20 2の透明電極201側に遮光層205側より高い電圧 を印加することができる。

[0129]

以上のことから、光導電層202の両端に絶縁膜をキ ャリアブロッキング層として設けた場合、遮光層205 側にワイドギャップ半導体や伝導型の異なる同じ材料 の半導体をキャリアブロッキング層として設けた場合、20 あるいは透明電極201側にワイドギャップ半導体や 絶縁膜とワイドギャップ半導体との積層膜をキャリア ブロッキング層として設けた場合であっても、光導電層 202の透明電極201側に形成される空乏層幅を遮 光層205側に形成される空乏層幅よりも大きくする か、あるいは光導電層202の透明電極201側に形成 される空乏層の静電容量を遮光層205側に形成され る空乏層の静電容量よりも小さくすることで、光導電層 202の透明電極201側に高い電圧が印加されるよ うになっている。

[0130]

したがって、このように設計された光導電層202は、 明時には広義な意味でのダイオード素子の特性に極め て近い特性を有し、明時のインピーダンスは小さくなる。 また、透明電極201および遮光層205からのキャリ アインジェクションを阻止することができるので、暗時 のインピーダンスは、従来の素子よりも大きくなる。こ の結果、明暗時のインピーダンス比は、従来のどの素子 よりも大きくすることができるので、理想的な光導電層 202を得ることができ、この光導電層202を使用し 40 た光書込み型液晶素子の性能を大幅にアップすること ができる。

[0131]

また、上記のように設計されたいずれの光導電層20 2であっても、光照射による内部電位の大きさは従来の 素子に比べて非常に小さくなり、明時に液晶層に直流成 分(DCバイアス)が余りかからない。したがって、こ の光導電層202を使用すれば、信頼性の高い光書込み 型液晶素子が得られる。

[0132]

(24)

以上の設計条件を満たすキャリアブロッキング層を 有する光導電層を備えた光書込み型液晶素子としては、 次の2種類の構造が考えられる。即ち、一つは、キャリ アブロッキング層を光導電層の両側に設けたものであ る。もう一つは、透明電極側のキャリアブロッキング層 を光導電層の端部に設ける一方、遮光層側のキャリアブ ロッキング層を光導電層の内部に設けたものである。こ の2つの構造の光書込み型液晶素子におけるエネルギ ーバンドダイヤグラムを、図4(a)ないし図4(c)、 このような上記■''〜■''の方法を用いれば、透明 10 図5 (a)ないし図5 (c)、図71および図7272 に示す。

[0133]

図4(a)ないし図4(c)は、光導電層73の両側 にキャリアブロッキング層72・74が設けられた素子 構造のエネルギーバンドダイヤグラムを示す。尚、図7 1は、成膜時におけるエネルギーバンドダイヤグラムで あり、これが熱平衡状態に達すると図4(a)に示すエ ネルギーバンドダイヤグラムになる。また、図5 (a) ないし図5(c)は、一方のキャリアブロッキング層7 4が光導電層73a・73b間に設けられた素子構造の エネルギーバンドダイヤグラムを示す。尚、図72は、 成膜時におけるエネルギーバンドダイヤグラムであり、 これが熱平衡状態に達すると図5(a)に示すエネルギ ーバンドダイヤグラムになる。

[0134]

図4(a)ないし図4(c)に示す素子構造では、図 4 (a) に示す熱平衡状態、図4 (b) に示す正バイア ス印加状態、図4(c)に示す負バイアス印加状態から、 暗時の場合には、正バイアス時も負バイアス時もキャリ 30 アブロッキング層72・74によって透明電極71およ び遮光層75からのキャリアインジェクションが阻止 されていることが分かる。これによって、光導電層73 の暗状態の部分は、非常に高抵抗となり暗電流が流れに くいハイインピーダンスの状態となる。一方、明時の場 合には、光導電層73の透明電極71側に遮光層75側 よりも広い空乏層が形成されているので、光導電層73 の透明電極71側に多く電圧が印加され、光電流を効率 良く得ることができ、しかも内部電位の大きさも小さく なっている。これによって、光導電層73の明状態の部 分は、インピーダンスが従来の素子構造のものに比べて 小さくなっている。また、図5 (a) ないし図5 (c) に示す素子構造においても、同様の効果を得ることがで きる。

[0135]

以上のように本発明の素子構造では明暗時のインピ ーダンス比は従来開発されたもの(広義な意味でのダイ オード素子も含めて)よりも大きくなり、光感度を大幅 に改善することができる。この結果、光書込み型液晶素 子に本発明の素子を適用すると光導電層の光感度の向 50 上に伴い光書込み型液晶素子としても光感度が改善で (25)

きる。

[0136]

また、光導電層の明暗時のインピーダンス比が大きく なることで特に明時の液晶層にかかる電圧が大きくな りコントラストが従来のものよりも大きくなる。さらに、 従来の素子に比べて内部電位の発生が小さくなるため 液晶層にかかる直流成分を抑制することができ光書込 み型液晶素子の長寿命化が可能になる。

[0137]

電層の光感度が良くなるので、低い駆動電圧によっても 光書込み型液晶素子の動作が可能になり、光書込み型液 晶素子の駆動電圧の低電圧化を可能にし、この結果、省 電力化を可能にする。また、この光導電層は温度依存性 の大きい整流性の素子ではないので、温度に対しての性 能のブレが非常に小さく、この結果、温度依存性も小さ くなる。

[0138]

本実施の形態1では、光導電層の両側にキャリアブロ 書込み型液晶素子についての説明を行ない、他の素子構 造については、実施の形態2以下に示す。

[0139]

本実施の形態に係る投射型の液晶表示装置は、図3に **示すように、液晶ライトバルブ(光書込み型液晶素子)** 1を備えている。この液晶ライトバルブ1は、光の入射 によりインピーダンスが変化する光導電層、前面側から 入射してくる光(読出し光R)を反射する光反射層、お よび液晶層を有しており、背面側から書込み光Wを受け より液晶層部分においてその配向状態、つまり光学的特 性を変えるという機能を有している。即ち、液晶ライト バルブ1は、CRT等の画像形成デバイスからの書込み 光Wが入射されると、書込み画像に応じて液晶が変調さ れる。 尚、上記液晶ライトバルブ1の光導電層について の詳細は後述する。

[0140]

また、液晶ライトバルブ1は、表示モードとしてハイ ブリッドフィールドエフェクトモード(以下、HFEモ トバルブ1の前面には、偏光ビームスプリッタ2が配さ れている。そして、読出し光源5から発せられ、レンズ 6にて集光される読出し光Rを、偏光ビームスプリッタ 2で直接偏光して液晶ライトバルブ1に入射させるよ うになっている。

[0141]

この偏光ビームスプリッタ2を挟んで液晶ライトバ ルブ1との対向位置には、レンズ3が配され、さらにこ のレンズ3の前方には、スクリーン4が配されている。

[0142]

(26)

したがって、上記構成の投射型の液晶表示装置では、 CRT等の画像形成デバイスからの書込み光Wが、液晶 ライトバルブ1の背面側に入射され、液晶ライトバルブ 1に画像が形成される。一方、読出し光源5から照射さ れる光は、レンズ6で集光された後、偏光ビームスプリ ッタ2で直接偏光されて読出し光Rとして、液晶ライト バルブ1の前面側に入射される。入射された読出し光R は、液晶ライトバルブ1内の光反射層によって前面側に 再び反射される。このとき、液晶ライトバルブ1の液晶 さらに、光導電層の飛躍的な性能向上に伴って、光導 10 層のうち、書込み光Wを受けた画素に対応する液晶層部 分では、液晶の配向状態が変化している。したがって、 この画素部分に入射された読出し光Rは、光反射層によ り反射された後、入射時と偏光方向が変わっており、偏 光ビームスプリッタ2を透過することができる。この透 過光は、レンズ3で拡大され、スクリーン4に照射され

[0143]

つまり、上記投射型の液晶表示装置は、液晶ライトバ ルブ1がHFEモードによって駆動されているので、液 ッキング層として絶縁膜を用いた素子構造を有する光 20 晶層内では、正の誘電異方性をもつネマティック液晶が 45° にねじられた配向状態となっており、液晶層に電 圧が印加されている場合、液晶分子は電界応答し基板法 線方向にティルトして行き、入射した光は液晶分子のテ ィルトとツイストからくる複屈折効果と反射により偏 光方向が回転する。この回転を受けた光が偏光ビームス プリッタ2を透過しスクリーン4は明状態になる。一方、 電圧が印加されない場合、液晶の旋光性によって、液晶 層に入射された光は、反射されても入射時の偏光方向が 保持されるため偏光ビームスプリッタ2を透過できな ると、その領域が、光導電層のインピーダンスの変化に 30 いので、画像が投射されずにスクリーン4上は暗状態と なる。以上のことから、液晶ライトバルブ1に形成され た画像が、レンズ3を介してスクリーン4に拡大投影さ れるようになっている。

[0144]

ここで、上記液晶ライトバルブ1の構造について以下 に説明する。

[0145]

液晶ライトバルブ1は、図2に示すように、絶縁性透 明基板としてのガラス基板11a・11bを、絶縁性の ードと略記)によって駆動される。このため、液晶ライ 40 樹脂等からなるスペーサシール20・20を介して対向 配置し、その間に液晶層22を挟持した構造となってい る。

[0146]

上記ガラス基板11aは、光(書込み光W)の入射面 側に光の反射を防止する反射防止膜12aが形成され ている。また、ガラス基板11aの反射防止膜12aの 形成面と反対面側には、ITO膜13aとSnO₂膜1 4とからなる透明電極31、キャリアブロッキング層1 5、光導電層16、キャリアブロッキング層17、遮光 50 層18、多層膜誘電体ミラー層19、配向膜21aが順 (27)

に積層されている。

[0147]

一方、ガラス基板11bは、ガラス基板11aと同様 に光(読出し光R)の入射面側に光の反射を防止する反 射防止膜12bが形成されている。また、ガラス基板1 1 b の反射防止膜12 b の形成面と反対面側には、IT O膜13b、配向膜21bが順に積層されている。

[0148]

上記ガラス基板11aの透明電極31とガラス基板 されており、液晶ライトバルブ1を駆動するようになっ ている。

[0149]

つまり、上記液晶ライトバルブ1は、電源により透明 電極31およびITO膜13bに電圧が印加された状 熊で、書込み光Wがガラス基板11a側から入射される と、入射された書込み光Wの光の強度に応じて、光導電 層16内にキャリアが発生する。これによって、キャリ アの発生した部位に対応した液晶層22の液晶の配向 状態が変わる、即ち変調される。この状態で、読出し光 20 Rがガラス基板11b側から入射されると、液晶層22 内で電界が印加された部位で読出し光Rが偏光される。 そして、偏光された読出し光Rは、多層膜誘電体ミラー 層19にて反射され、再びガラス基板11bから出射さ れる。

[0150]

ここで、上記液晶ライトバルブ1の製造方法について、 以下に説明する。

[0151]

先ず、絶縁性透明基板として、例えばコーニング社製 30 7059研磨ガラスからなるガラス基板11a上に、ス パッタリング法により、In2(Sn)O3からなるIT O膜13aを1000Å、SnO₂(アンチモン(sb) ドープ)膜14を300Å積層して透明電極31を形成 し、この上に電子ビーム (EB) 蒸着法によりTiO2 からなる無機絶縁膜としてのキャリアブロッキング層 15を850Åの厚さに蒸着した。

[0152]

次いで、プラズマCVD法(化学気相成長法)により ようにして厚さ10 μ m堆積した。即ち、光導電層16 は、SiH4ガスを反応炉に導入し、髙周波電力(13. 56MHz) を印加してグロー放電分解し、a-Si: H膜を堆積した。このようにして得られたa-Si:H 膜は、優れた光導電性を示し、電気測定した場合、σdark (暗導電率) = 2. 0×10⁻¹²Ω⁻¹c m⁻¹、σ photo (明導 電率、250 μW/c m² 照射下) = 2. 4×10⁻⁷Ω⁻¹ c m⁻¹である。

[0153]

次に、このa-Si:H膜上に、EB蒸着法によりT 50 【0160】

(28)

iO2からなる無機絶縁膜としてのキャリアブロッキン グ層17を前記のキャリアブロッキング層15の蒸着 と同条件で300Åの厚さに蒸着した。

[0154]

次いで、遮光層 (a-SiGe:H膜) 18をプラズ マCVD法により5000Å堆積した。即ち、遮光層1 8は、S i H₄ ガスとG e H₄ ガスとを反応炉に導入し、 グロー放電分解し、a-SiGe:H膜を堆積した。こ うして得られたa-SiGe:H膜は優れた遮光性を示 11bのITO膜13bとには、図示しない電源が接続 10 す。即ち、a-SiGe:H膜は、光波長650nmに 対して α (光吸収係数) = 1. 9×10^5 c m⁻¹を示す。 [0155]

> そして、遮光層18上に、低屈折率材料の膜と高屈折 率材料の膜とを光学条件λ/4=(nd)で交互に積層 してなる多層膜誘電体ミラー層19を形成した。ここで は、EB蒸着法により、低屈折率材料の膜としてSiO 2(二酸化ケイ素) 膜と高屈折率材料の膜としてTiO2 (二酸化チタン) 膜とを交互に積層して12層に堆積し た。SiO2膜の膜厚およびTiO2膜の膜厚は、読出し 光Rの中心波長によって決定される。例えば、読出し光 Rの中心波長が550nmの場合(緑領域の波長の光) では、S i O₂ 膜の膜厚が 9 4 0 Å、T i O₂ 膜の膜厚が 590Åとなる。

[0156]

その後、多層膜誘電体ミラー層19上に、ポリイミド 膜からなる配向膜21aを印刷法により700Å形成 する。このようにして形成された配向膜21aは、ラビ ング工程を通じて配向処理が施される。

[0157]

一方、他方の絶縁性透明基板としてのガラス基板11 b上に、スパッタリング法により、透明電極31として の I n₂ (Sn) O₃からなる I TO膜 13bを1000 A積層する。この上に、配向膜21bを配向膜21aと 同様の方法で700Å形成し、ラビング工程を通じ配向 処理を施す。尚、上記のガラス基板11bは、ガラス基 板11aと同様のコーニング社製7059研磨ガラス を使用する。

[0158]

尚、上記配向膜21aおよび配向膜21bのラビング 水素化非晶質シリコン層からなる光導電層16を次の 40 方向は、一方に対して45°回転させたアンチパラレル 方向とする。

[0159]

上記のように構成された書込み側の基板、即ちガラス 基板11a側にスペーサを散布し、ガラス基板11aと ガラス基板11bとをスペーサシール20・20を介し て貼り合わせる。こうして基板を貼り合わせて得られる 3 μ mのセル厚領域に、正の屈折率異方性をもつ液晶を 真空注入して、光書込み型液晶素子としての液晶ライト バルブ1を得る。

(29)

このように製造した液晶ライトバルブ1の光導電層 16近傍のエネルギーバンドダイヤグラムは、図1に示 すように、光導電層16の両側に設けられたキャリアブ ロッキング層15およびキャリアブロッキング層17 で伝導帯の下端のエネルギー準位が高くなっている。こ の場合、上記したように、キャリアブロッキング層15 の厚みは850Å、キャリアブロッキング層17の厚み は300Åとなっている。これは、遮光層18側のキャ リアブロッキング層17は、遮光層18からのキャリア に対し、透明電極31側のキャリアブロッキング層15 は、透明電極31からのキャリアインジェクションを阻 止するだけでなく光導電層16の透明電極31側に高 抵抗領域を形成させるための膜厚を必要としているた めである。

[0161]

上記のようにして作製した光書込み型液晶素子の光 書込み側の光導電層と遮光層18との積層膜の明暗時 のインピーダンスと、光書込み型液晶素子をプロジェク ションとして用いた場合の読み出し光の反射特性につ 20 よりも小さいため、生成されたキャリアの横方向の拡散 いて、図6ないし図9に基づいて以下に説明する。

[0162]

先ず、光書込み型液晶素子の明暗時のインピーダンス と交流電圧との関係を図6に示す。尚、光書込み型液晶 素子に対して、駆動周波数560Hzの交流電圧を0. 2 V~8. 0 Vまで変化させて印加するものとする。

[0163]

図6から、暗時のインピーダンスは印加電圧には関わ らず7×106Ωの一定値をとり、明時のインピーダンス は印加電圧が大きくなるに伴い大きくなっていること が分かる。実際に、光書込み型液晶素子として、この積 層膜に印加される電圧は暗時でおよそ3.0V、明時で およそ1. 5 V程度である。従って、Zphoto (書込み 光強度: $250 \mu \text{W/cm}^2$) = $8 \times 10^5 \Omega$ 、Z dark = 7 $\times 10^6 \Omega$ となるので、明暗時のインピーダンス比は8. 75となり、従来のもの(後述の表2に示す比較例参照) よりもインピーダンス比が大きくなっている。

[0164]

また、光書込み型液晶素子の両バイアス時での電流密 度を明暗時について測定した結果を、図7および図8に 40 示す。尚、図7は、光導電層16のみの電流密度を示し、 図8は、光導電層16と遮光層18とを積層した状態で の電流密度を示すものとする。

[0165]

図7および図8から、光導電層16のみの場合と、光 導電層16と遮光層18とを積層した場合とも、暗時で は、両バイアスで高抵抗を示し、しかも対称的な状態と なっていることが分かる。

[0166]

また、明時では、インピーダンスが小さくなり、内部 50 【0173】

(30)

電位 I、 I'の発生も0. 4 Vと小さくなっていること が分かる。これにより、内部電位による液晶層22にか かる直流成分を抑制することができるので、液晶層22 の延命化を図ることができ、この結果、光書込み型液晶 素子の長寿命化が可能になる。

[0167]

また、図9に示す印加電圧と読み出し光の反射率との 関係、即ち反射特性で示されるように、矩形波の印加電 圧5 V時の暗時における反射率は最低(ボトム)になり、 インジェクションを阻止するだけの膜厚にしているの 10 一方、明時(書込み光強度: $250\,\mu\,\mathrm{W/cm^2}$)の反射 率は最高(ピーク)になる。光導電層の光感度が大幅に 改善されたことで、このようにある印加電圧で暗時のボ トムと明時のピークが一致する反射率特性を示すよう になり、これによって、コントラストが向上する。実際 に、上記構成の光書込み型液晶素子では、コントラスト 200を実現した。

[0168]

また、光導電層の暗時のインピーダンスが従来のもの よりも大きく、且つ明時のインピーダンスが従来のもの が抑制され、この結果、解像度は向上する。解像度測定 では100lp/mm が得られた。

[0169]

尚、本実施の形態では、光導電層側の透明電極31と して In2 (Sn) O3とSnO2: Sbの積層膜を用いた が、これに限定するものではなく、この他にZnO: A 1やZnO:BやCdO:AlやCdO:B等をスパッ タリング法で成膜しても良い。このときの成膜法として は、EB法を用いても良い。更に、これらの膜は、単膜 でも積層膜でも良い。

[0170]

また、本実施の形態では、透明電極31側に絶縁膜を 形成する場合にTiO2を870Å堆積したが、材料も 膜厚もこれに限定するものではなく、例えば材料にCe O2 等を用いても良く、また、膜厚も34nm~136 nm程度の範囲であれば良い。

[0171]

さらに、ある絶縁膜の材料(特に絶縁膜材料の屈折率 に注目する) とその膜厚との組み合わせによって、書込 み光の反射を抑制することができ、この結果、書込み光 を有効に光導電層に導くことができることが分かって いる。したがって、光書込み型液晶素子の光感度を良く するためには、本実施の形態における素子構造の光書込 み型液晶素子では、上記のように書込み光を有効に利用 することができる絶縁膜を使用している。

[0172]

このように、光導電層のインピーダンス特性を満足す ると共に、書込み光を有効利用できる絶縁膜の構造、素 材、膜厚等の具体的な例を表1に示す。

【表1】

| 絶縁層 | ITO/SiOz/ 材料 /a-Si:E | 最適膜厚(Å) | 許容範囲(A) | | | |
|------------|---|--|---|----|--|--|
| | / TiO ₂ / | 870 | 340~1360.1740~2810 | | | |
| 1層の | / CeO ₂ / | 910 | 390~1390,1780~2820 | | | |
| 場合 | / InS / | 830 330~1330、1690~2750 | | | | |
| | / a-SiN:H / | 540 | 50~3000 | | | |
| | / TiO; / CeO; / | TiO ₃ · · 420 CeO _e · · 450 | TiO ₂ · · 50~1020.1230~2500 CeO ₂ · · 50 ~950.1290~2370 | | | |
| | / NaF / TiO ₂ / | NaF · · 2000 TiO: · · 550 | NaF · · 90 ~270.1230~2770 TiO ₂ · · 80 ~980.1490~2380 | 10 | | |
| 2層の | / TiO ₂ / SiO ₁ / | TiO: · · 770 SiO: · · 70 | TiO ₂ · · · 300~1230 SiO ₂ · · · 50~ 300 | | | |
| 場合 | / SiO ₂ / TiO ₂ / | SiO: · · 1620 TiO: · · 530 | SiO ₂ · · · 550~3400 TiO ₃ · · · 85~ 980 | | | |
| | / TiO ₃ / Bi ₂ O ₄ / | TiO ₂ · · 790 Bi ₂ O ₂ · · 50 | TiO ₂ · · · 300~1300 Bi ₂ O ₃ · · · 50 ~370.1470~2050 | | | |
| | / Bi ₂ O ₂ / TiO ₂ / | Bi ₂ O ₃ · · 660 TiO ₂ · · 570 | Bi ₂ O ₄ · · 50~2630 TiO ₂ · · 50~1100.1360~2550 | | | |
| | / SiO _s / Ta ₂ O ₃ / | SiO _s · · 270 Ta ₁ O _s · · 950 | SiO ₂ 50~2500 Ta ₂ O ₄ 620~1280 | | | |
| | / TagO, / SiOz / | Ta ₂ O ₅ · · 950 SiO ₂ · · 80 | Ta ₂ O ₄ - · 450~1430 SiO ₂ · · 50~ 270 | | | |
| 4 層の 場合 | / SiO./TiO./SiO./TiO./ | \$i0: · · 2100 Ti0: · · 270 \$i0: · · 2050 Ti0: · · 530 | SiO ₂ - 1110~3220 TiO ₂ - 50~3000 SiO ₃ - 960~3150 TiO ₂ - 80~ 940 | 2 | | |

[0174]

ここで、本願の比較例として、光導電層にpin型素子用い、表1に示された絶縁膜を用いない場合、書込み光が光導電層に何%透過しているか調べた。但し、書込み光のガラス基板との反射分のおよそ4%は測定に含まない。このガラス基板の書込み光の反射を小さくするには、書込み光側のガラス基板表面に空気(屈折率1)とガラス(屈折率1.52)の屈折率の間の材料をλ/4条件で蒸着することで実現している。一方、読み出し光の反射も、上記した書込み光側の反射を抑制する光学条件を用いて小さくしている。

[0175]

上記比較例の光導電層の書込み光の透過率を図11に示す。ここでは、上記実施の形態に従い透明電極31の膜厚は、同条件で1300Åとした。図11から分かるように、比較例のpin素子を用いた光導電層では波長600~700nmの書込み光の平均透過率は88.5%となり、10%以上の書込み光をロスしていることが分かる。一方、上記の表1に示した絶縁膜を使用した場合の光導電層の書込み光の透過率を図10に示す。この図10から分かるように、表1に示す絶縁膜を用いた光導電層では波長600~700nmの書込み光のロスは1%以下に抑えられ、書込み光が有効に光導電層に導かれていることが分かる。

[0176]

ここで、本実施の形態の光書込み型液晶素子の比較例 として光導電層に a - S i : Hからなる p i n型の素子 を用いた場合の光書込み型液晶素子の反射率特性およ び光導電層のインピーダンスについて、図12および図 (32)

13に基づいて説明する。

[0177]

上記のpin型素子はa-Si:Hからなり、i層の 膜厚は上記実施の形態と同じ 10μ mとし、p層の膜厚は200Å、n層は1000Å堆積している。その他の 製造に関する条件は本願の実施の形態に示したように同じとした。

[0178]

先ず、図13において、この光導電層の明暗時のイン ピーダンスを本発明の素子と比較すると、pin型素子では暗時のインピーダンスが本発明の素子のインピーダンス(図6)よりも小さくなっていることが分かる。さらに、pin型素子では、印加電圧依存性(印加電圧に逆比例しインピーダンスが小さくなる現象)が観測される。一方、明時のインピーダンスは本発明の素子と同程度となっていることが分かる。

[0179]

次に、図12において、本願の素子構造の光導電層(図 9)と比較した結果、以下のことが分かった。

[0180]

■暗時の反射率のボトムにおける電圧変動幅のマージンが小さい。

[0181]

■明時の反射率のピークが暗時の反射率のボトムと同一電圧値になっていない。

[0182]

このため、 $pin型素子を用いた光書込み型液晶素子は、必要な書込み光の強度(読み出し光がおおむね最大となるような書込み光の強度)が "<math>450 \mu W/cm^2$ "と光感度が低く、また、コントラストも"150"と低く、また、内部電位(0.7V)も発生する。

[0183]

さらに、本実施の形態の光書込み型液晶素子の他の比較例として、光導電層にエネルギーバンドダイヤグラムのエネルギー構造が対称型となるキャリアブロッキング層を用いた場合の光書込み型液晶素子の反射率特性および光導電層のインピーダンスについて、図14R>4および図15に基づいて説明する。

[0184]

ト記のキャリアブロッキング層は、無機絶縁膜としての酸化ケイ素を使用し、その膜厚を300Åとした。光 導電層のi層は、a-Si:H膜を使用し、その膜厚を 10μ とした。その他の製造に関する条件は実施の形態 1 に示したように同じとした。

[0185]

先ず、図15に示すインピーダンスのグラフから、この光導電層の明暗時のインピーダンスは、本願の光導電層と較べて、暗時のインピーダンスはpin型素子のように印加電圧依存性は無いものの、本願の光導電層(図506)のようなインピーダンスとはならず、また、明時の

(33)

インピーダンスは、本願の光導電層あるいはpin型素子のように低インピーダンスとはならないことが分かる。

[0186]

次に、図14に示す反射率のグラフから、明時の反射率のピークが暗時の反射率のボトムと同一電圧値になっていないことが分かる。このため、対称型素子を用いた光書込み型液晶素子は、必要な書込み光の光強度が " 600μ W/cm²"と光感度が低く、また、コントラストも"150"と低い。

[0187]

これらの結果をまとめると表2のようになる。

[0188]

【表2】

| | l ± | 較例 | | 本発明 | | |
|----------|--------------------------|---------------------|-----|---------------------|----------------------|--|
| | pin 型業子構造 | 対称型業子構造 | | 実施例1の素子構造 | | |
| 光導電 | Zerz | Zeara | · · | : | Z 40.11 | |
| 一層の比 | Zphote | Zphoto | > | | Z | |
| 較 | Z 44.72 / Z , 2010 (6.8) | Zart /Zphoto (7.6 | » | Z | 40.ck /Z,001. (8.75) | |
| 光 | 書き込み光の 光強度(~450) | 書き込み光の 光強度(~600) | | 書き込み光の 光強度(~250) | | |
| 書込み型 | コントラスト(~150) | コントラスト(~150 | , | = | コントラスト(200) | |
| み型液晶素子 | 解像度(~40) | 解像度 (~80) | | 解像度 (100 lp/mm 以上 | | |
| න | 温度依存性(大) | 温度依存性(小) | | 温度依存性(小) | | |
| 性能比较 | 寿命(短) | 寿命(長) | | 寿命 (長) | | |
| ₩X | 書込み入射量(88.5 %) | 書込み入射量(90.0 % | , | 普记 | 込み入射量(99 %以上) | |

[0189]

以上のように、表2から、比較例の素子構造の光導電層と本願の素子構造の光導電層の明暗時のインピーダンス比を較べた場合、本願の素子構造の光導電層の方が大きくなることが分かる。このことにより、本願の光導電層を光書込み型液晶素子に用いれば、光感度を大幅に改善することができ、この結果、コントラストや解像度も向上させることができる。また、本願の素子構造の光導電層では、キャリアインジェクションが起こらないように設計されているため比較例のpin型素子構造の光導電層に示されるような整流性は無いので、温度依存性と寿命も著しい改善を実現することが可能となる。

[0190]

尚、本実施の形態では、光導電層としてi型のa-Si: H膜を用いたが、これに限定するものではなく、例えばP-CVD成膜中に少量の B_2H_6 を導入して成膜したa-Si: H膜やa-Si: F: H膜であっても良い。さらに、a-Si: H膜やa-Si: F: H膜に少量のBを添加したものであっても良い。

(34)

[0191]

さらに、光導電層としてa-Si:F:H膜を用いる 場合、そのP-CVD法による成膜法としては、SiH 4とSiF4を導入し成膜する方法やSiH4とSiF4と H2を導入し成膜する方法あるいはSiF4とH2を導入 し成膜する方法がある。このa-Si:F:H膜は、本 実施の形態に示した a - S i : H膜よりも書込み光の波 長600~700nmでの吸収係数が少し大きいこと が分かっている。吸収係数が大きければ、光導電膜に入 10 射された書込み光が実施の形態で示したものよりも高 抵抗領域での生成キャリアが増加し電界によるエネル ギー利得を受けるキャリア数が増えるので、光導電率が 増加する。また、a-Si:F:H膜は、a-Si:H 膜に較べて光劣化(Staebler Wronski 効果:光を照射すると明導電率、暗導電率共に低下する 現象) が抑制できる効果がある。さらに、このa-Si: F: H膜は、成膜速度を上げても光導電特性が劣化しな い効果があるので、光導電層が膜厚(数μm~20μm) となっても高速成膜が可能になる。

0 [0192]

また、a-Si:F:H膜にB等のアクセプタを少量添加した場合もa-Si:H膜に少量のB等を添加した場合と同様の効果がある。

[0193]

したがって、a-Si:F:H膜や少量のB等を添加した<math>a-Si:F:H膜を光導電層として用いた光書込み型液晶素子は、光感度やコントラストや解像度が向上するだけでなく高品質な状態で長寿命化が可能となる。 【<math>0194】

また、光導電層は、 10μ m程度の膜厚であるので、 光吸収層(キャリア発生層)として書込み光のほとんど を吸収する膜、即ち透明電極 31 側の絶縁層上の光導電 層に少量 B 添加の a-S i:H 膜やa-S i:F:H 膜 や少量 B 添加の a-S i:F:H 膜を用いても良く、ま た、キャリア輸送層としては実施の形態に示した a-S i:H 膜を用いても良く、これらのいずれの組み合わせ であっても良い。

[0195]

また、遮光層18の材料もa-SiGe:Hに限定す 40 るものではなく、例えば有機材料やサーメットでも良い。 【0196】

一般に、高解像度を実現するためには、高インピーダンスの遮光材料を使用する必要がある。しかしながら、高インピーダンスの遮光材料を使用すれば、光導電層に電圧が印加されにくくなる。このため、従来では、解像度を犠牲にして、遮光層には低インピーダンスの材料を使用し、光導電層に電圧が印加され易くし、光感度を向上させるようになっていった。ところが、本実施の形態の光導電層の素子構造によれば、光感度が向上しているので、遮光層18に高インピーダンスの材料を使用して

(35)

も良いようになり、遮光層18に、従来よりも高インピ ーダンスの材料を使用できるようになり、この点からも 高解像度が実現できるようになった。

[0197]

また、本実施の形態の多層膜誘電体ミラー層19は、 読み出し光が可視光の緑領域で設計しているが、これに 限定するものではなく、例えば、青領域や赤領域でも同 じように 2/4条件で設計しても良く、光学膜厚に従っ て堆積する。上記多層膜誘電体ミラー層19は、低屈折 率材料の膜としてS i O2 膜を用い、また、高屈折率材 10 料の膜としてTiO2膜を用いているが、これに限定す るものではない。したがって、低屈折率材料としては、 例えばBaF2、NaF、MgF2、AlF3、CaF3、S rF2、LiF、Na3AlF6、Na5Al3F14を用いる ことができる。また、髙屈折率材料としては、例えばL a F₃, Y₂O₃, WO₃, S c₂O₃, P b F₂, N d F₃, S m2O3, Pr6O11, MoO3, La2O3, Eu2O3, Bi2 O3, ZnS, ZnO, NdO3, CeF3, Al2O3, M gO, HfO2, Si3N4, ZrO2, Sb2O3, Ta2O5, CeO2を用いることができる。

[0198]

また、これらの材料を用いて作製した多層膜誘電体ミ ラー層19は、吸湿によるインピーダンス低下や反射率 低下や反射波長が変化する等問題があるので、膜の充填 率を高くする成膜条件を用いて堆積したり、EB蒸着時 にイオンビームおよび中和用電子ビームを同時に照射 し膜の充填率を高くできるイオンアシスト蒸着法(IA D) を用いる必要がある。

[0199]

以上、本実施の形態では、液晶層22の表示モードは 30 HFEモードであるが、これに限定するものでなく、例 えば垂直配向性のECB(電界制御型複屈折)モード、 PDLC(ポリマー分散型液晶)モード、FLC(強誘 電性液晶)モード、FC(相転移型液晶)モード、DS (動的散乱型液晶) モード、あるいはGH (ゲスト・ホ スト) モードを用いても良い。

[0200]

また、本実施の形態では光書込み型液晶素子を駆動す るために500Hzの矩形波を用いたが、交流周波数で い。また、駆動波形も矩形に限定するものではなく、例 えば周期を持つ関数で定義できる交流の駆動波形であ れば良い。

[0201]

上記の実施の形態1では、図1に示すように、光導電 層16の両側にキャリアブロッキング層15・17を設 けた構造により、透明電極31および遮光層18からの 光導電層へのキャリアインジェクションを防止するこ とを特徴としており、このため、光導電層16は、i型 (36)

a-Si:H膜中のドナー密度はほぼ均一となるように 形成されている。

[0202]

ところで、この i 型の a - S i : H膜のドナー密度を、 透明電極31側よりも遮光層18側の方が大きくなる ように形成することで、光導電層の透明電極31側に設 けられている絶縁層と光導電層との接合による最大空 乏層幅が、遮光層18側に設けられている絶縁層と光導 電層との接合による最大空乏層幅よりも大きくなり、し たがって、透明電極31側の静電容量が、遮光層18側 の静電容量よりも小さくなり、これによって光導電層の 透明電極31側に高い電圧が印加される。このような効 果を奏する素子構造について以下の実施の形態2にて 説明する。

[0203]

[実施の形態2] 本発明の他の実施の形態について図 17(a)ないし図19に基づいて説明すれば、以下の 通りである。尚、説明の便宜上、上記実施の形態1と同 一機能を有する部材には、同一番号を付記し、その説明 20 は省略する。以下の各実施の形態においても同様とする。 [0204]

本実施の形態に係る光書込み型液晶素子は、i型のa -Si: H膜のドナー密度を、透明電極31側よりも遮 光層18側の方が大きくなるように形成されており、そ の光導電層16のエネルギーバンドダイヤグラムは、図 17(b) および図17(c) に示すようになる。尚、 図17(a)は、上記実施の形態1の光導電層16のエ ネルギーバンドダイヤグラムを示すものである。

[0205]

図17(b)に示すエネルギーバンドダイアグラムは、 光導電層のドナー密度が、透明電極31側から遮光層1 8側に向かって連続して増加するようにした構造の光 導電層16'を備えた素子構造のものであり、また、図 17(c)に示すエネルギーバンドダイアグラムは、光 導電層のドナー密度が、透明電極31側から遮光層18 側に向かって段階的に増加するようにした構造の光導 電層16''を備えた素子構造のものである。

[0206]

先ず、図17(b)に示す素子構造の光導電層の製造 あれば、120Hz~30kHz程度の範囲であれば良 40 方法について説明する。このように、光導電層16'の ドナー密度を、透明電極31側から遮光層18側に連続 的に増加させるための、光導電層16'の製造方法には、 少なくとも以下に示す3つの製造方法がある。

[0207]

■ 透明電極31側から遮光層18側に向けてドナー 添加量を順に増加させる方法。

[0208]

■ 透明電極31側から遮光層18側に向けて補償用 のアクセプターを添加し、その後ドナーを添加する方法。 のa-Si:H膜によって構成されており、このi型の 50 このとき、光導電層の所定位置までアクセプターの添加

(37)

量を減少させて、その後、遮光層18側に向かってドナ 一の添加量を増加させる。

[0209]

■ 透明電極31側から遮光層18側に向けて補償用 のアクセプターの添加量を減少させる方法。このとき、 透明電極31側の絶縁層と接合する光導電層は、非常に 高抵抗な伝導型がn型とする。

[0210]

先ず、上記■の方法によるa-Si: H膜の製造法に (化学気相成長法) により成膜され、堆積した膜厚が1 0μmとなった。この場合、反応炉に、Si H4 ガスを 一貫して1000sccmを導入した状態で、ドナー添 加のためにPH3ガス (H2で1%に希釈されたもの) を 供給する。このとき、透明電極31側のキャリアブロッ キング層15上の成膜開始時にはPH3ガスの供給量を ゼロとし、成膜開始後、a-Si:Hの成膜と共にPH 3 ガスの供給量を増加させ、最終的には、遮光層 18の キャリアブロッキング層17との接合する時点でPHa ガスの供給量を10sccmとする。

[0211]

このようにして得られたa-Si: H膜中のドナー密 度は、透明電極31側のキャリアブロッキング層15に 接合する領域ではおよそ1016cm3となり、遮光層18 のキャリアブロッキング層17に接合する領域ではお よそ1018cm⁻³程度となった。

[0212]

次に、上記■の方法によるa-Si: H膜の製造法に ついて説明する。反応炉に、SiH4ガスを一貫して1 000sccmを導入した状態で、補償用のアクセプタ 30 一添加のためのB2H6ガスを添加し、その後、ドナー添 加のためのPH3ガスを添加する。このとき、透明電極 31側のキャリアブロッキング層15上の成膜開始時 にはアクセプター供給量を10sccmとし、成膜時間 とともに減少させ、光導電層16の中程で供給量をゼロ とし、この地点からドナー添加のためのPH3ガス (H2 で1%に希釈されたもの)の供給を開始し、徐々に増や して、最終的に遮光層18側のキャリアブロッキング層 17に接合するところでPH3ガスの供給量を10sc c mとする。

[0213]

このようにして得られたa-Si: H膜中のドナー密 度は、透明電極31側のキャリアブロッキング層15に 接合する領域ではおよそ10¹⁵cm³となり、遮光層18 のキャリアブロッキング層17に接合す領域ではおよ そ1018cm3程度となった。

[0214]

さらに、上記■の方法によるa-Si:H膜の製造法 について説明する。反応炉に、SiH4ガスを一貫して 1000sccmを導入した状態で、補償用のアクセプ 50 のドナー添加量のまま成膜する。

(38)

ター添加のためのB2H6ガスを添加する。このとき透明 電極31側のキャリアブロッキング層15上の成膜開 始時にはアクセプター供給量を10sccmとし、成膜 時間とともに減少させ、最終的に遮光層18側のキャリ アブロッキング層17に接合するところでB2H6ガスの 供給量をゼロとする。

[0215]

このようにして得られたa-Si: H膜中のドナー密 度は、透明電極31側のキャリアブロッキング層15に ついて説明する。 a - S i : H膜は、プラズマCVD法 10 接合する領域ではおよそ10½cm3となり、遮光層18 のキャリアブロッキング層17に接合す領域ではおよ そ1016cm3程度となった。

[0216]

以上の3つの方法にて成膜された光導電層16'の何 れのa-Si:H膜中のドナー密度も、透明電極31側 より遮光層18側の方が大きくなっており、これによっ て、絶縁膜からなるキャリアブロッキング層15・17 との接合によって形成される最大空乏層幅を透明電極 31側の方を大きくすることができ、この結果、光導電 20 層の透明電極31側に高い電圧を印加することができ る。

[0217]

次に、図17(c)に示すエネルギーバンドを有する 素子構造の光導電層の製造方法について説明する。

[0218]

この素子構造を有する光導電層16''は、a-Si: H膜中のドナー密度が、透明電極31側から遮光層18 側に向かって段階的に増加するように構成されたもの である。つまり、a-Si:H膜は、透明電極31側の 絶縁膜との接合によって形成される最大空乏層幅より も大きい領域では、一定のドナー密度で成膜し、遮光層 18に近い領域では、遮光層18側の最大空乏層にかか らないような膜厚の領域でドナー密度を徐々に大きく し、遮光層18側の最大空乏層の領域では、一定のドナ 一密度となるように形成されている。即ち、本実施の形 態では、a-Si: H膜のドナー密度が一段階で変化す る構成となっている。

[0219]

ここで、上記のような段階的に増加するドナー密度を 40 有する光導電層16''の製造方法について以下に説明 する。尚、a-Si:Hの膜厚は $10\mu m$ とする。

[0220]

まず、反応炉に、SiH4ガスを一貫して1000s c c mを導入した状態で、a - S i : H膜を 7 μ m成膜 する。そして、 $a-Si:H膜が7\mu mから9\mu mの2$ μm間に、PH3ガス (H2で1%に希釈されたもの)を ドナー添加に用い、その供給量を10sccmまで徐々 に増加させる。その後、膜厚が9μmのところでドナー 密度を1018 c m3 とし、膜厚10 μ mまでの1 μ mをこ

(39)

[0221]

また、透明電極31側のドナー密度を小さくしたい場合には、上記したように補償用のアクセプター添加を行なえば良い。また、本実施の形態では、a-Si:H膜中のドナー密度が1段階で変化するようになっているが、2段階、3段階等の多段階の変化となっても同様の効果を得ることができる。

[0222]

以上のように、i型のa-Si:H膜の透明電極31側のドナー密度 (N_{DL})を遮光層18側のドナー密度 (N_{DL}) より小さくすることで、透明電極31側に形成される空乏層幅あるいは最大空乏層幅が遮光層18側に形成される空乏層幅あるいは最大空乏層幅よりも大きくなる。

[0223]

したがって、光導電層の透明電極 31 側の方が遮光層 18 側よりも高電圧が印加されるようになるので、図 18 に示すように、18 18 に示すように、18 18 に示すように、18 18 に示すように、18 18 に示すように、18 に表し、18 に表

[0224]

また、a-Si:H膜の透明電極31側のドナー密度 (NDI)を遮光層18側のドナー密度 (NDI)より小さくした場合 (NDI<math><NDI)、即ちドナー密度を連続的に変化させる場合またはドナー密度を段階的に変化させる場合と、ドナ密度が一定 (ND)の場合との、必要な書込み光の光強度 (光感度)および解像度の関係を図19に示す。

[0225]

図19から、以下の表3の結果が得られた。

[0226]

【表3】

| | 光強度(μw/ c m²) | 解像度(1 p/ mm) |
|--|----------------|---------------|
| N _D 一定 | 600 | 50 |
| N _{DI} < N _{DL} (多段) | 220 | 90 |
| Not < Not (連続) | 200 ~250 | 85~95 |

[0227]

上記表3から、ドナー密度をNpI < NpL とした場合の 方が、ドナー密度一定の場合よりも光感度が高く(必要 な書込み光の光強度が低く)、弱い書込み光でも良好に 画像情報を書込むことができ、解像度も良好であること が分かる。

[0228]

また、a-Si: H膜中の透明電極31側のドナー密 5に接合するようにして設け、透明電極31からのキャ度が $10^{16}\,\mathrm{cm}^3$ 程度であると、絶縁層との接合によって リアインジェクションを防止し得るエネルギー構造と 形成される最大空乏層幅はおよそ $10000\,\mathrm{Å}$ となる。 なっている。このワイドギャップ半導体27によって、したがって、光導電層の透明電極31側のドナー密度を 50 キャリアブロッキング層15と光導電層との接合部分

(40)

 $10^{16}\,\mathrm{c}\,\mathrm{m}^3$ 程度とするならば、ドナー密度を増やすとその分だけ空乏層幅が狭くなるので、透明電極31側のキャリアブロッキング層 $15\,\mathrm{c}\,\mathrm{org}$ 合部より膜厚 $1\,\mu\,\mathrm{m}$ までの領域では、 $a-S\,\mathrm{i}:H$ 膜中のドナー密度を増やさない方が望ましい。

[0229]

さらに、a-Si: H膜中の遮光層 18 側のドナー密度が 10^{18} c m^3 程度であると、絶縁層との接合によって形成される最大空乏層幅はおよそ 1000 Åとなる。したがって、光導電層の透明電極 31 側のドナー密度を 10^{18} c m^3 程度とするならば、遮光層 18 側のキャリアブロッキング層 17 との接合部より膜厚 1000 Åの領域では、a-Si: H膜中のドナー密度を減少させない方が望ましい。

[0230]

本実施の形態では、光導電層の透明電極31側に遮光層18よりも多く電圧が印加されるように、光導電層内のドナー密度を変化させている。以下の実施の形態3では、光導電層の透明電極31側に遮光層18よりも多く電圧を印加させるために、光導電層として、i型の半導体とこのi型の半導体よりも大きいエネルギーギャップを有するワイドエネルギーギャップの半導体(以下、ワイドギャップ半導体と称する)とを接合したもの、i型の半導体とこのi型の半導体と同じエネルギーギャップを有し、その伝導型が異なる半導体とを接合したもの、あるいはi型の半導体とエネルギーギャップが遮光層18側に向かって連続的に小さくなるチャープ素子構造の半導体とを接合したものを使用した場合について説明する。

30 [0231]

[実施の形態3] 本発明のさらに他の実施の形態について図20(a)ないし図27(c)および図70に基づいて説明すれば、以下の通りである。

[0232]

本実施の形態に係る光書込み型液晶素子に使用される光導電層に、ワイドギャップ半導体、同じエネルギーギャップを有し、その伝導型が異なる半導体、エネルギーギャップが遮光層 18側に向かって連続的に小さくなるチャープ素子構造の半導体を使用し、それぞれがドサー密度 (N_D) の均一なi型の半導体26と接合した場合のエネルギーバンドを以下に説明する。

[0233]

先ず、i型のワイドギャップ半導体にi型の半導体を接合したものを光導電層に使用した場合について説明する。図20(a)に示すように、ワイドギャップ半導体27は、透明電極31側のキャリアブロッキング層15に接合するようにして設け、透明電極31からのキャリアインジェクションを防止し得るエネルギー構造となっている。このワイドギャップ半導体27によって、キャリアブロッキング層15と光導電層との接合部分

(41)

に発生する界面準位が、i型の半導体26中に形成され るキャリア発生有効領域に影響を及ぼさなくなる。した がって、i型の半導体26内で発生したキャリアが界面 の欠陥にトラップされることがなくなるので、多くの光 電流を流すことができる。

[0234]

ここで、上記の i 型のワイドギャップ半導体27に i 型の半導体26を接合した光導電層の製造方法につい て、以下に説明する。

[0235]

i型のワイドギャップ半導体27としてa-SixC 1-x: H(i層で組成x=0.6)を用い、膜厚は100 Aとする。尚、i型のワイドギャップ半導体27の組成 や膜厚は、上記した条件に限定するものではなく、多く の光電流を流すための範囲内で他の材料を用いても良 い。代表的なP-CVD成膜条件として、SiH₄=50 s c c m, $CH_4 = 20 s c c m$, $H_2 = 200 s c c m$ を反応炉に導入し、グロー放電分解して堆積した。この 条件で堆積した i 型 a - S i xC₁x: H膜のドナー密度 は1016cm3であった。

[0236]

上記の i 型のワイドギャップ半導体27においては、 キャリアプロッキング層15と光導電層との接合によ って形成される最大空乏層幅を考慮して、即ち空乏層幅 を拡げるためドナー密度をできるだけ小さくする必要 がある。このときのドナー密度は、光導電層の i 型の半 導体26であるa-Si: H膜と同程度の1015cm3 $\sim 10^{17} \, \text{cm}^3$ の範囲内として、i型のワイドギャップ半 導体27を成膜すれば良い。さらに、この i 型のワイド 層を形成させるため、キャリアブロッキング層15との 接合によって形成される最大空乏層幅または空乏層幅 よりも薄くする必要がある。

[0237]

また、上記の光導電層では、ドナー密度が均一な i 型 の半導体26を用いているので、エネルギー準位は、図 20 (a) に示すように、i型の半導体26部分におい てエネルギー準位が平衡となっている。このため、i型 の半導体26中で発生したキャリアの移動速度が均一 となり、光電流の流れに限界がある。

[0238]

そこで、i型の半導体26に換えて、a-Si:H膜 中のドナー密度 (N_D) が透明電極31側から遮光層1 8側に向かって増加するようにして形成された i 型の 半導体を使用することが考えられる。 a-Si: H膜中 のドナー密度(N_D)を透明電極31側と遮光層18側 とで異ならせるには、上記実施の形態2で述べたように、 ドナー密度(ND)を連続的に増加させる方法と、段階 的に増加させる方法とがある。

[0239]

(42)

ドナー密度を透明電極31側から遮光層18側に連 続的に増加させた場合、そのエネルギー準位は、図20 (b) に示すように、i型の半導体26'部分が遮光層 18に向かって連続的に低下するようになっている。ま た、ドナー密度を透明電極31側から遮光層18側に段 階的に増加させた場合、そのエネルギー準位は、図20 (c) に示すように、i型の半導体26''部分が遮光 層18に向かって段階的に低下するようになっている。 [0240]

このように、ドナー密度が透明電極31側よりも遮光 10 層18側の方を多くすることで、 i 型の半導体26'・ 26' 中で発生したキャリアの移動速度が遮光層18 側で大きくなるので、光電流を良く流すことができる。 [0241]

次に、エネルギーギャップが同じであるp型の半導体 とi型の半導体との接合したものを光導電層に使用し た場合について説明する。図21(a)に示すように、 i型の半導体26とp型の半導体26aとが接合する ことで、接合部近傍に空乏層が形成される。これにより、 20 光導電層の透明電極31側に高い電圧が印加されるよ うになり、光電流が多く流れる。

[0242]

さらに、光電流を多く流すためには、i型の半導体2 6のドナー密度を変化させることによって達成される。 ドナー密度を透明電極31側から遮光層18側に連続 的に増加させた場合、そのエネルギー準位は、図21 (b) に示すように、i型の半導体26'部分が遮光層 18に向かって連続的に低下するようになっている。ま た、ドナー密度を透明電極31側から遮光層18側に段 ギャップ半導体27の膜厚は、キャリア発生領域に空乏 30 階的に増加させた場合、そのエネルギー準位は、図21 (c) に示すように、i型の半導体26' 部分が遮光 層18に向かって段階的に低下するようになっている。 [0243]

> このように、ドナー密度が透明電極31側よりも遮光 層18側の方を多くすることで、 i 型の半導体26'・ 26' 中で発生したキャリアの移動速度が遮光層18 側で大きくなるので、光電流を良く流すことができる。 [0244]

次に、p型のワイドギャップ半導体にi型の半導体を 40 接合したものを光導電層に使用した場合について説明 する。図22(a)に示すように、ワイドギャップ半導 体28は、透明電極31側のキャリアブロッキング層1 5に接合するようにして設け、透明電極31からのキャ リアインジェクションを防止し得るエネルギー構造と なっている。このワイドギャップ半導体28によっても、 図22(a)のワイドギャップ半導体27と同様に、i 型の半導体26内で発生したキャリアが界面の欠陥に トラップされることがなくなるので、高い光電流を流す ことができる。

50 [0245]

(43)

さらに、光電流を多く流すためには、i型の半導体2 6のドナー密度を変化させることによって達成される。 ドナー密度を透明電極31側から遮光層18側に連続 的に増加させた場合、そのエネルギー準位は、図22 (b) に示すように、i型の半導体26'部分が遮光層 18に向かって連続的に低下するようになっている。ま た、ドナー密度を透明電極31側から遮光層18側に段 階的に増加させた場合、そのエネルギー準位は、図22 (c) に示すように、i型の半導体26'' 部分が遮光 層18に向かって段階的に低下するようになっている。10 [0246]

ここで、上記のp型のワイドギャップ半導体28に i 型の半導体26を接合した光導電層の製造方法につい て、以下に説明する。

[0247]

p型のワイドギャップ半導体としてa-SixC1-x: H(組成x=0.6)を用い、膜厚は100Åとする。 尚、p型のワイドギャップ半導体の組成や膜厚は、上記 した条件に限定するものではなく、多くの光電流を流す ワイドギャップ半導体28としてのp型a-SixC 1·X: H膜のアクセプター密度は1017cm3 であった。 その上に、i型のa-Si:H膜を実施の形態2と同様 にして成膜し、光導電層とした。

[0248]

上記のp型のワイドギャップ半導体28の膜厚は、キ ャリアブロッキング層15とi型の半導体26との接 合によって形成される最大空乏層幅よりも、p型のワイ ドギャップ半導体28に形成される空乏層幅はできる だけ小さくし、i型の半導体26中に空乏層を薄く形成 30 する必要がある。また、p型のワイドギャップ半導体2 8中のアクセプター密度は、1018cm3程度が望ましく、 1016 c m·3~1020 c m·3の範囲内であれば良い。

このようにして形成された光導電層は、図2323に 示すように、光導電層に、i型の半導体のみを使用した 場合、およびi型のワイドギャップ半導体とi型の半導 体とを接合した場合に比べて、光電流の電流密度が大き くなっている。これは、p型のワイドギャップ半導体2 8とi型の半導体26との接合により、空乏層が形成さ 40 に説明する。 れるので、光導電層の透明電極31側に高い電圧が印加 されるようになることと、発生したキャリアが界面準位 にトラップされない理由からである。

[0250]

また、上記のp型のワイドギャップ半導体を、キャリ アブロッキング層15の代わりに使用しても良い。この ことについては、後述の実施の形態にて詳細に述べる。 [0251]

次に、i型のチャープ構造の半導体(以下、i型チャ

(44)

光導電層に使用した場合について説明する。図24(a) に示すように、i型チャープ半導体29は、一方がi型 の半導体26に接合されると共に、他方が透明電極31 側のキャリアブロッキング層15に接合されており、透 明電極31からのキャリアインジェクションを防止し 得るエネルギー構造となっている。

[0252]

一般的に、光導電層にチャープ半導体を用いることで、 書込み光によって生成されるキャリアが光導電層内か ら発生し、絶縁層との接合界面において再結合されなく なる。さらに、生成されたキャリアは、バンドの傾斜に よりエネルギーを得て透明電極31側に移動し易くな るので、このことからもキャリアの再結合の確率を低下 させている。

[0253]

また、透明電極31側から入射される書込み光が、透 明電極31から光導電層の屈折率のそれぞれ異なる膜 で反射し、光導電層への書込み光の入射量が少なくなる。 ところが、チャープ半導体では、光の屈折率が連続的に、 ための範囲内で他の材料を用いても良い。上記のp型の 20 光導電層と同じ屈折率まで変化するので、書込み光の反 射は、少なくなる。つまり、チャープ半導体では、その 組成比が順次変化しているので、界面反射が小さくなる。 このため、書込み光のロスを小さくして、光導電層に効 率良く導入することができる。

[0254]

以上のことから、光導電層にチャープ半導体を用いる ことで、上記したワイドギャップ半導体を用いた場合よ りも、明時におけるインピーダンスを若干低くすること ができる。このときの書込み光の光強度は200μW/ c m² となった。ここで、書込み光強度と読み出し光の 反射率との関係を図70に示す。図70から、チャープ 半導体は、従来の対称型およびpin型の半導体に比べ て、書込み光強度が弱くても高反射率となっていること が分かる。これにより、チャープ半導体を用いることに より弱い書込み光であっても有効に利用することがで きることが分かる。

[0255]

ここで、上記の i 型のチャープ半導体29に i 型の半 導体26を接合した光導電層の製造方法について、以下

[0256]

尚、i型のチャープ半導体29として、a-SixC 1-X:H (i層で組成 $x=0.6\sim1$) 膜を用い、膜厚は 1000Åとする。但し、i型のチャープ半導体29の 組成や膜厚は、上記した条件に限定するものではなく、 多くの光電流を流すための範囲内で他の材料を用いて も良い。代表的なP-CVD成膜条件として、成膜開始 直後には、SiH4=50sccmを反応炉に供給し、膜 厚の増加と共に、SiHaガスの供給量を増やし、最終 ープ半導体と称する)にi型の半導体を接合したものを 50 的に供給量を100sccmとする。CH4ガスの供給 (45)

量は、成膜開始直後には20sccmとし、最終的には ゼロにする。また、H2ガスの供給量も、成膜開始直後 には200sccmとし、最終的にはゼロにする。これ らのガスを反応炉にてグロー放電分解して、ベースプレ ッシャー $(P_B) = 0$. 92 Torr, RFパワー= 5OW、基板温度(Tsub)=300℃で堆積させた。こ の条件で堆積した i 型のチャープ半導体としての i 型 $a-SixC_{1}x:H膜(組成 x=0.6~1)$ のドナー 密度は1016cm3であった。その上に、i型のa-S とした。

[0257]

上記のi型のチャープ半導体は、キャリアブロッキン グ層15と光導電層との接合によって形成される最大 空乏層幅よりも薄く形成する必要がある。また、i型の チャープ半導体29中のドナー密度は、i型a-Si: H膜と同程度の10¹⁵ c m⁻³~10¹⁷ c m⁻³ の範囲内にす る必要がある。

[0258]

のドナー密度 (N_D) が透明電極31側から遮光層18 側に向かって増加するようにして形成された i 型の半 導体26'・26'' を使用することが考えられる。 a -Si: H膜中のドナー密度(ND)を透明電極31側と 遮光層18側とで異ならせるには、上記実施の形態2で 述べたように、ドナー密度(ND)を連続的に増加させ る方法と、段階的に増加させる方法とがある。

[0259]

ドナー密度を透明電極31側から遮光層18側に連 続的に増加させた場合、そのエネルギー準位は、図24 (b) に示すように、i型の半導体26'部分が遮光層 18に向かって連続的に低下するようになっている。ま た、ドナー密度を透明電極31側から遮光層18側に段 階的に増加させた場合、そのエネルギー準位は、図24 (c) に示すように、i型の半導体26''部分が遮光 層18に向かって段階的に低下するようになっている。 [0260]

また、チャープ半導体として i 型のものを使用してい るが、B等のアクセプタを少量添加したp型のチャープ 半導体を使用しても良い。このときのチャープ半導体へ 40 で異ならせるには、上記実施の形態2で述べたように、 のBの添加量は、透明電極31との界面からi型の半導 体26との界面に向かって連続的に減少させても良い。

[0261]

次に、p型のチャープ構造の半導体(以下、p型チャ ープ半導体と称する) に i 型の半導体を接合したものを 光導電層に使用した場合について説明する。 図25(a) に示すように、p型チャープ半導体30は、一方がi型 の半導体26に接合されると共に、他方が透明電極31 側のキャリアブロッキング層15に接合されており、透 (46)

得るエネルギー構造となっている。

[0262]

ここで、上記のp型のチャープ半導体30にi型の半 導体26を接合した光導電層の製造方法について、以下 に説明する。

[0263]

尚、p型のチャープ半導体30としてp型のa-Si $xC_{1-x}: H(i 層で組成 x = 0.6 \sim 1) 膜を用い、膜$ 厚は300Åとする。但し、p型のチャープ半導体30 i: H膜を実施の形態2と同様にして成膜し、光導電層 10 の組成や膜厚は、上記した条件に限定するものではなく、 多くの光電流を流すための範囲内で他の材料を用いて も良い。代表的なP-CVD成膜条件として、成膜開始 直後には、SiH4=50sccmを反応炉に供給し、膜 厚の増加と共に、SiH4ガスの供給量を増やし、最終 的に供給量を100sccmとする。CH4ガスの供給 量は、成膜開始直後には20sccmとし、最終的には ゼロにする。また、H2ガスの供給量も、成膜開始直後 には200sccmとし、最終的にはゼロにする。アク セプター添加用のPH3ガスの供給量は、一貫して50 また、i型の半導体26に換えて、a-Si: H膜中 20 sccmとした。これらのガスを反応炉にてグロー放電 分解して、PB=0.92Torr、RFパワー=50 W、Tsub = 300℃で堆積させた。この条件で堆積し たp型のチャープ半導体としてのi型a-SixC₁x: H膜(組成x=0. 6~1)のアクセプター密度は10 17 c m⁻³であった。その上に、i 型の a - S i : H膜を実 施の形態2と同様にして成膜し、光導電層とした。

[0264]

上記のp型のチャープ半導体30は、キャリアブロッ キング層15とi型の半導体26との接合によって形 30 成される最大空乏層幅よりも薄く形成する必要がある。 また、p型のチャープ半導体30中のアクセプター密度 は、1018 c m-3 程度が望ましく、1016 c m-3~1020 c m⁻³の範囲内であれば良い。

[0265]

また、i型の半導体26に換えて、a-Si:H膜中 のドナー密度(N_D)が透明電極31側から遮光層18 側に向かって増加するようにして形成された i 型の半 導体を使用することが考えられる。 a − S i : H膜中の ドナー密度(N_D)を透明電極31側と遮光層18側と ドナー密度(ND)を連続的に増加させる方法と、段階 的に増加させる方法とがある。

[0266]

ドナー密度を透明電極31側から遮光層18側に連 続的に増加させた場合、そのエネルギー準位は、図25 (b) に示すように、i型の半導体26'部分が遮光層 18に向かって連続的に低下するようになっている。ま た、ドナー密度を透明電極31側から遮光層18側に段 階的に増加させた場合、そのエネルギー準位は、図25 明電極31からのキャリアインジェクションを防止し 50 (c)に示すように、i型の半導体26''部分が遮光 (47)

層18に向かって段階的に低下するようになっている。 [0267]

上記したチャープ半導体では、遮光層18に向かって 連続的にエネルギーギャップが減少しているが、例えば 遮光層18に向かって段階的にエネルギーギャップが 減少するチャープ半導体を使用しても良い。以下に、段 階的にエネルギーギャップが減少するチャープ半導体 (以下、多段階チャープ半導体と称する) について説明 する。

[0268]

先ず、i型の多段階チャープ半導体をi型の半導体に 接合したものを光導電層に使用した場合について説明

[0269]

図26 (a) に示すように、i型の多段階チャープ半 導体32は、一方が i 型の半導体26に接合されると共 に、他方が透明電極31側のキャリアブロッキング層1 5に接合されており、透明電極31からのキャリアイン ジェクションを防止するエネルギー構造となっている。

ここで、上記の i 型の多段階チャープ半導体32に i 型の半導体26を接合した光導電層の製造方法につい て、以下に説明する。

[0271]

尚、i型の多段階チャープ半導体32としてi型のa - SixC_{1-X}: H(i層で組成x=0.6、0.8、1) 膜を用い、膜厚は1000Åとする。但し、i型の多段 階チャープ半導体32の組成や膜厚は、上記した条件に 限定するものではなく、多くの光電流を流すための範囲 条件として、成膜開始直後には、SiH4ガスの供給量 を50sccmとし、次のステップでは75sccmと し、最終ステップでは100sccmとする。CH4ガ スの供給量も多段階としている。即ち、成膜開始直後に はCH4ガスの供給量を20sccmとし、次のステッ プでは10sccmとし、最終ステップではゼロとする。 また、H2 ガスの供給量も多段階としている。即ち、成 膜開始直後にはH2ガスの供給量を200sccmとし、 次のステップでは100sccmとし、最終ステップで はゼロにする。これらのガスを反応炉にてグロー放電分 40 解して、PB=0.92Torr、RFパワー=50W、 Tsub = 300℃で堆積させた。この条件で堆積したi 型の多段階チャープ半導体としてのi型多段階a-S ixC_{1-X}: H膜(組成 x = 0.6、0.8、1) のドナ 一密度は1016cm⁻³であった。その上に、i型のa-S i:H膜を実施の形態2と同様にして成膜し、光導電層 とした。

[0272]

上記のi型の多段階チャープ半導体32は、キャリア

(48)

って形成される最大空乏層幅よりも薄く形成する必要 がある。また、i型の多段階チャープ半導体32中のド ナー密度は、i型a-Si:H膜と同程度の1014cm3 ~1016cm3の範囲内であれば良い。

[0273]

また、i型の半導体26に換えて、a-Si:H膜中 のドナー密度 (ND) が透明電極31側から遮光層18 側に向かって増加するようにして形成された i 型の半 導体28を使用することが考えられる。 a-Si:H膜 中のドナー密度 (ND) を透明電極31側と遮光層18 側とで異ならせるには、上記実施の形態2で述べたよう に、ドナー密度(ND)を連続的に増加させる方法と、 段階的に増加させる方法とがある。

[0274]

ドナー密度を透明電極31側から遮光層18側に連 続的に増加させた場合、そのエネルギー準位は、図26 (b) に示すように、i型の半導体26'部分が遮光層 18に向かって連続的に低下するようになっている。ま た、ドナー密度を透明電極31側から遮光層18側に段 階的に増加させた場合、そのエネルギー準位は、図26 (c) に示すように、i型の半導体26' 部分が遮光 **層18に向かって段階的に低下するようになっている。** [0275]

次に、p型の多段階チャープ半導体をi型の半導体に 接合したものを光導電層に使用した場合について説明 する。

[0276]

図27(a)に示すように、p型の多段階チャープ半 導体33は、一方が i 型の半導体26に接合されると共 内で他の材料を用いても良い。代表的なP-CVD成膜 30 に、他方が透明電極31側のキャリアブロッキング層1 5に接合されており、透明電極31からのキャリアイン ジェクションを防止し得るエネルギー構造となってい る。

[0277]

ここで、上記のp型の多段階チャープ半導体33にi 型の半導体26を接合した光導電層の製造方法につい て、以下に説明する。

[0278]

尚、p型の多段階チャープ半導体33としてp型のa - SixC_{1-X}: H(i層で組成x=0.6、0.8、1) 膜を用い、膜厚は300Åとする。但し、p型の多段階 チャープ半導体33の組成や膜厚は、上記した条件に限 定するものではなく、多くの光電流を流すための範囲内 で他の材料を用いても良い。代表的なP-CVD成膜条 件として、成膜開始直後には、SiH4ガスの供給量を 50sccmとし、次のステップでは75sccmとし、 最終ステップでは100sccmとする。CH4ガスの 供給量も多段階としている。即ち、成膜開始直後にはC H4 ガスの供給量を20sccmとし、次のステップで ブロッキング層15と:型の半導体26との接合によ 50 は10sccmとし、最終ステップではゼロとする。ま

(49)

[0279]

[0280]

また、i型の半導体26に換えて、a-Si:H膜中のドナー密度(ND)が透明電極31側から遮光層18側に向かって増加するようにして形成されたi型の半導体を使用することが考えられる。a-Si:H膜中のドナー密度(ND)を透明電極31側と遮光層18側とで異ならせるには、上記実施の形態2で述べたように、ドナー密度(ND)を連続的に増加させる方法と、段階的に増加させる方法とがある。

[0281]

ドナー密度を透明電極31側から遮光層18側に連30続的に増加させた場合、そのエネルギー準位は、図27(b)に示すように、i型の半導体26'部分が遮光層18に向かって連続的に低下するようになっている。また、ドナー密度を透明電極31側から遮光層18側に段階的に増加させた場合、そのエネルギー準位は、図27(c)に示すように、i型の半導体26'部分が遮光層18に向かって段階的に低下するようになっている。【0282】

一般に、多段階チャープ半導体は、段階的に製造パラメータ、例えば屈折率など最適値を設定しながら成膜さ 40れているので、エネルギーレベルが連続して減少するチャープ半導体に比べて、緻密で良質な膜を作製することができる。また、多段階チャープ半導体では、膜厚に比べてエネルギーレベルの変化量が大きくても対応できるが、連続チャープ半導体では、対応しきれない場合がある。以下の表4に、これら、多段階チャープ半導体と連続チャープ半導体との機能比較を示す。

[0283]

【表4】

(50)

| | 連続チャープ半導体 | 多段階チャープ半導体 |
|-------------|--------------------------------------|-----------------------------------|
| 物性値の変化の様子 | 連続的で滑らか | 階段状 |
| 全体のエネルギー変化量 | 小 | * |
| 製造時の難易度 | 各パラメータを全て連続 的に変化させなければな らず、難しい | 連続チャープ半導体より は腹股計がし島いので、 易しい |
| 膜質 | Δ | 0 |

[0284]

上記の表4から、連続チャープ半導体では、対応しきれないエネルギーレベルの変化量に対しても多段階チャープ半導体では、対応することができることが分かる。 【0285】

一般に、2種類以上の半導体を接合した光導電層では、接合界面において電荷移動度が低下し、これによって、光導電層の応答速度が低下するという問題が生じる。これに対して、本実施の形態では、半導体同士の接合界面近傍の半導体の組成を連続的に、しかも光の屈折率を考慮して組成を変化させている、即ち接合される半導体(i型の半導体)と同じ屈折になるように組成を変化させているので、光導電層の応答速度の低下を防止すると共に、組成変化した部分で光の反射を小さくし、光導電層に入射される光のロスの低減を図っている。

[0286]

以上のように、実施の形態1、2および3では、何れも光導電層と透明電極31との間、および光導電層と遮光層18との間に絶縁膜(キャリアブロッキング層15、キャリアブロッキング層17)が形成されている。このように光導電層の両側に絶縁膜を設けることによって、キャリアインジェクションを阻止すると共に、書込み光の光導電層での界面反射を小さくするようになっている。

[0287]

ところで、キャリアブロッキング層15あるいはキャリアブロッキング層17を設ける代わりに、i型の半導体と同じエネルギーギャップを有するp型の半導体又はワイドギャップのp型半導体をキャリアブロッキングのために用いても同様の効果を得ることができる。光導電層の製造を考えた場合、キャリアブロッキング層としてp型の半導体を用いる方が、絶縁膜を用いるよりも望ましい。すなわち、キャリアブロッキング層として絶縁膜を形成する場合はEB蒸着を行なうので、光導電層の製造プロセスが繁雑なものとなるが、キャリアブロッキング層としてp型の半導体を用いれば、i型の半導体と同工程により製造することができる。

[0288]

以下の実施の形態4、5、6では、キャリアブロッキング層としてp型の半導体を使用した場合について説明する。

[0289]

〔実施の形態4〕さらに、図28(a)ないし図35(c)に基づいて説明すれば、以下の通りである。尚、

(51)

本実施の形態では、実施の形態1、2、3に示した各素子構造において、遮光層18側のキャリアブロッキング層17として光導電層を形成するi型の半導体を同じエネルギーギャップを有するp型の半導体を使用した光書込み型液晶素子と、遮光層18側のキャリアブロッキング層17として光導電層を形成するi型の半導体よりも大きなエネルギーギャップを有するp型の半導体を使用した光書込み型液晶素子とについて説明する。【0290】

先ず、光導電層を形成する i 型の半導体と同じエネル 10 ギーギャップを有する p 型の半導体を使用した光書込み型液晶素子について説明する。この光書込み型液晶素子に備えられた光導電層は、図 2 8 (a)に示すように、i型の半導体 2 6 が、一方がキャリアブロッキング層 1 5を介して透明電極 3 1 に接合され、他方が p 型の半導体 3 4を介して遮光層 1 8に接合されている。これにより、透明電極 3 1 からのキャリアインジェクションは、キャリアブロッキング層 1 5 にて阻止することができ、また、遮光層 1 8 からのキャリアインジェクションは、i 型の半導体 2 6 と p 型の半導体 3 4 とで形成される 20 空乏層によって阻止することができる。

[0291]

ここで、遮光層18側に形成されるp型の半導体34 には、a-Si: Hを用い、その成膜方法について以下 に説明する。膜厚は、150Åとする。尚、上記のp型 の半導体34は、キャリアブロッキング層15上にi型 の半導体26を成膜した後行なわれるものとする。この きのi型の半導体26の成膜は、実施の形態1に記載の 方法により成膜するものとする。尚、このp型の半導体 の組成や膜厚は、上記した条件に限定するものではなく、30 多くの光電流を流すための範囲内で他の材料を用いて も良い。代表的なP-CVD成膜条件として、SiH4 =50sccm、H₂=200sccm、アクセプター添 加用のB₂H₆ (H₂希釈100ppm) = 50sccmを 供給するものとする。これらのガスを反応炉に導入し、 $P_B=0$. 92Torr、RFパワー=50W、Tsub = 280℃で堆積した。この条件で堆積したp型の半導体 34としてのp型a-Si: H膜のアクセプター密度は 1017 c m⁻³であった。

[0292]

また、i型の半導体26に換えて、a-Si:H膜中のドナー密度(N_D)が透明電極31側から遮光層18側に向かって増加するようにして形成されたi型の半導体を使用することが考えられる。a-Si:H膜中のドナー密度(N_D)を透明電極31側と遮光層18側とで異ならせるには、上記実施の形態2で述べたように、ドナー密度(N_D)を連続的に増加させる方法と、段階的に増加させる方法とがある。

[0293]

ドナー密度を透明電極31側から遮光層18側に連 50

(52)

続的に増加させた場合、そのエネルギー準位は、図28 (b) に示すように、i型の半導体26'部分が遮光層18に向かって連続的に低下するようになっている。また、ドナー密度を透明電極31側から遮光層18側に段階的に増加させた場合、そのエネルギー準位は、図28 (c) に示すように、i型の半導体26'部分が遮光層18に向かって段階的に低下するようになっている。【0294】

また、上記のように、遮光層18側のキャリアブロッキング層として光導電層を形成するi型の半導体を同じエネルギーギャップを有するp型の半導体を使用した光書込み型液晶素子として、図28(a)ないし図28(c)に示すものの他に、以下の図29(a)ないし図35(c)に示す素子構造の光書込み型液晶素子を使用しても良い。尚、これらの素子構造は、上記した実施の形態3で説明した図20(a)ないし図22(c)および図24(a)ないし図27(c)に対応するものであって、それぞれのキャリアブロッキング層17の代わりにp型の半導体34を使用したものである。

[0295]

次に、図28(a)ないし(c)の素子構造の遮光層 18側のキャリアブロッキング層として光導電層を形成するi型の半導体よりも大きなエネルギーギャップを有するp型の半導体を用いた絶縁物/i/ワイドp型素子構造(図示せず)の成膜方法について以下に説明する。尚、上記p型のワイドギャップ半導体として、実施の形態3で使用したp型のワイドギャップ半導体28を使用するものする。

[0296]

30 この半導体として $a-SixC_{1}x:H$ (組成x=0.8)半導体を用い、膜厚は120Åとする。尚、この半導体の組成や膜厚は、上記した条件に限定するものではなく、多くの光電流を流すための範囲内で他の材料を用いても良い。代表的なP-CVD成膜条件として、 $SiH_4=75sccm$ 、 $CH_4=10sccm$ 、 $H_2=100sccm$ 、 $Pot 29-添加用の<math>B_2H_6$ (H_2 希釈 100pm) =50sccmを供給するものとする。これらのガスを反応炉に導入し、 $P_B=0$.92Torr、RFパワー=50W、Tsub=280Cで堆積した。この40条件で堆積したp型の半導体34としてのp型 $a-SixC_{1}x:H$ (組成x=0.8)膜のアクセプター密度は $10^{17}cm^{3}$ であった。

[0297]

以上のように、光導電層の遮光層18側にキャリアブロッキング層として絶縁膜を形成する代わりにp型の半導体を形成することにより、光導電層の遮光層18側にキャリアブロッキング層として絶縁膜を形成した場合と同様の効果を得ることができる。

[0298]

さらに、ワイドギャップのp型半導体を用いた場合は、

(53)

後述の実施の形態6にて説明する。この場合、光導電層 の薄膜効果(150Å→120Å)があり、余分な電圧 ロスを無くすことができる。

[0299]

また、図28 (a) ないし図35 (c) の透明電極3 1側のキャリアブロッキング層に絶縁物、遮光層18側 のキャリアブロッキング層にp型半導体を用いた素子 では、以下の効果がある。即ち、透明電極31と光導電 層との間には大きな屈折率の差がある。これをチャープ がって、そのワンクッションとして、透明電極31と光 導電層との中間の屈折率を有する絶縁層を介在させる ことで、書込み光の界面反射を小さくすることができる。 さらに、光導電層が膜厚となって、残留熱歪や残留応力 を緩和させるので、膜の密着強度が向上する効果も有す

[0300]

しかも、p型の半導体を形成するのに、i型の半導体 を形成する方法と同様の方法で良いので、製造プロセス も簡略化される。

[0301]

[実施の形態5] 本発明のさらに他の実施の形態につ いて図36(a)ないし図39(c)に基づいて説明す れば、以下の通りである。

[0302]

本実施の形態では、上記の実施の形態1および実施の 形態2、実施の形態3で示される素子構造の透明電極3 1側の絶縁膜からなるキャリアブロッキング層15の 代わりに、p型の半導体を使用した光書込み型液晶素子 について説明する。

[0303]

図36(a)ないし図39(c)に示す素子構造は、 上記実施の形態3の図21(a)ないし図21R>1(c)、 図22(a)ないし図22(c)、図25(a)ないし 図25 (c)、図27 (a) ないし図27 (c) に示さ れるキャリアブロッキング層としてのp型の半導体、即 ち光導電層を形成する i 型の半導体と同じエネルギー ギャップあるいはそれよりも大きなエネルギーギャッ プを有する半導体を備えている。尚、これらの素子の製 造方法は、上記各実施の形態に記載の方法とし、また、 40 のアクセプター密度が 10½ c m³のとき、65Åと設定 膜厚やアクセプター密度も各実施の形態に記載した範 囲内であれば良いものとする。

[0304]

以上のように、透明電極31側に絶縁膜からなるキャ リアブロッキング層の代わりにp型の半導体を使用す ることで、光導電層の透明電極31側にp型の半導体と i型の半導体との接合により空乏層が形成される。この 空乏層によって、光導電層の透明電極31側が遮光層1 8側より高抵抗領域となるので、光導電層の遮光層18

(54)

側では、絶縁膜からなるキャリアブロッキング層17に より暗時のキャリアインジェクションを阻止すること ができる。さらに、遮光層18側のキャリアブロッキン グ層17によっても光導電層に存在する歪成分を緩和 することができる。したがって、光導電層における光電 流が増加する一方で暗電流が減少し光感度が向上する と共に、膜の密着強度も向上する。

[0305]

[実施の形態6] 本発明のさらに他の実施の形態につ 半導体で対応しようとしても組成比に限界がある。した 10 いて図40 (a) ないし図45 (c)、図46R>6およ び図69に基づいて説明すれば、以下の通りである。

[0306]

本実施の形態に係る光書込み型液晶素子の素子構造 は、図40(a)に示すように、上記実施の形態5(図 36 (a)) に示した素子構造の遮光層18側のキャリ アブロッキング層17の代わりにp型の半導体34を 使用した構造となっている。尚、上記の素子構造の光書 込み型液晶素子の製造方法は、上記の各実施の形態に示 す通りであり、反応条件等の製造条件に関しては各実施 20 の形態中に示された範囲内であれば特に問題としない。

[0307]

上記p型の半導体34は、i型の半導体26と同じエ ネルギーギャップを有するものである。また、遮光層1 8側のキャリアブロッキング層として、i型の半導体2 6よりも大きなエネルギーギャップを有するp型の半 導体を使用しても良い。

[0308]

i型の半導体26と同じエネルギーギャップを有す るp型の半導体34を遮光層18側のキャリアブロッ 30 キング層として使用した場合、その膜厚は、光導電層の i型の半導体26のドナー密度が1018cm3、p型の半 導体34のアクセプター密度が1019cm3のとき、85 Åと設定される。

[0309]

また、i型の半導体26よりも大きなエネルギーギャ ップを有するp型の半導体 (a-SixC_{1-X}: H、組成 x=0.8) を遮光層18側のキャリアブロッキング層 として使用した場合、その膜厚は、光導電層の i 型の半 導体26のドナー密度が1018cm3、p型の半導体34 される。

[0310]

上記膜厚は、上記 p型の半導体が、暗時の遮光層18 からのキャリアインジェクションを阻止し得るエネル ギー構造をとり得るための理論値である。このことは、 理論値は、実施の形態1の理論式によって導かれたもの である。

[0311]

しかしながら、キャリアブロッキング層としてp型の 側の領域よりも高電圧が印加される。一方、遮光層18 50 半導体を使用する場合には、その膜厚は、光導電層を構 (55)

成する半導体のドナー密度およびアクセプター密度に よって左右される。つまり、ドナー密度が大きくなれば、 p型の半導体の膜厚を大きくしなければならないが、ア クセプター密度が大きくなればp型の半導体の膜厚を 小さくすることができる。

[0312]

特に、光導電層を構成する半導体のエネルギーギャッ プと同じp型の半導体をキャリアブロッキング層とし て使用した場合、PーCVD法による成膜においてドー パントガスだけの増加だけで成膜することができるの 10 で、ワイドギャップ半導体を用いた場合に比べて製造方 法を簡略化できる。また、遮光層18側に絶縁膜をキャ リアブロッキング層として用いる場合に比べても、p型 の半導体であれば、i型の半導体の成膜から連続してキ ャリアブロッキング層を成膜することができるので、製 造時間を短縮することができる。

[0313]

ここで、遮光層18側のキャリアブロッキング層の膜 厚と光感度と解像度との関係を図46に示す。尚、ここ いた一般的な例として、図40(a)に示す素子構造の 透明電極31側のキャリアブロッキング層としての p 型の半導体の膜厚を300Åに設定した時、遮光層18 側のキャリアブロッキング層の膜厚と、光感度(必要な 書込み光の光強度) および解像度との関係を示す。

[0314]

図46から、光感度は、遮光層18側のキャリアブロ ッキング層が85Åよりも大きくなると急激に低下し ていることが分かる。これは、前述した光導電層の設計 厚では、遮光層18側に余分な空乏層が形成され、この 空乏層により電圧をロスするためである。

[0315]

一方、解像度は、遮光層18側のキャリアブロッキン グ層が85Åの時最高になっていることが分かる。この ことも、設計法から導かれる結果と一致しており、理論 値以下の膜厚では、遮光層18側からのキャリアインジ ェクションが起こり易くなり、キャリアが横方向に拡散 するためである。また、理論値以上の膜厚では、遮光層 18側に余分な空乏層が形成されることによる電圧ロ 40 スによって、透明電極31側の書込み光によってキャリ アが生成される光導電層に十分な電圧が印加されない からである。

[0316]

以上のことから、次のことが分かる。遮光層18側の キャリアブロッキング層の膜厚を上記のように設計す ることで、遮光層18からのキャリア流入防止と、光導 電層の書込み光入射領域に、液晶層側よりも高い電圧が かかるようにすることができる。即ち、最適理論値にお いては、キャリア流入による横方向拡散が防止される。 50 半導体30、i型の半導体26、p型のワイドギャップ

(56)

そして、遮光層18側に発生する空乏層による電圧ロス を最低限に抑え、書込み光入射領域に発生する空乏層に 効率良く電圧がかかって、光電流を増大させることがで きる。

[0317]

尚、上記の光書込み型液晶素子の素子構造は、図40 (a) に示したように、i型の半導体26のドナー密度 が均一な場合について説明したが、光電流の流れを良く するために、i型の半導体26のドナー密度が透明電極 31側よりも遮光層18側に大きくなるように構成し ても良い。

[0318]

例えば、i型の半導体26としてのa-Si:H膜中 のドナー密度を透明電極31側と遮光層18側とで異 ならせるには、上記実施の形態2で述べたように、ドナ 一密度を連続的に増加させる方法と、段階的に増加させ る方法とがある。

[0319]

ドナー密度を透明電極31側から遮光層18側に連 では、キャリアブロッキング層として p型の半導体を用 20 続的に増加させた場合、そのエネルギーバンドダイヤグ ラムは、図40(b)に示すように、i型の半導体26' 部分が遮光層18に向かって連続的に低下するように なっている。また、ドナー密度を透明電極31側から遮 光層18側に段階的に増加させた場合、そのエネルギー バンドダイヤグラムは、図40(c)に示すように、i 型の半導体26' 部分が遮光層18に向かって段階的 に低下するようになっている。

[0320]

また、本実施の形態では、図40に示すように、光導 法から導かれる理論値と一致しており、理論値以上の膜 30 電層として、透明電極31側からp型の半導体26a、 i型の半導体26、p型の半導体28と積層された素子 構造、即ちpip型の素子構造となっているが、この他 の図41(a)ないし図45(c)に示す素子構造であ っても良い。

[0321]

即ち、図41 (a) ないし図41 (c) には、p型の 半導体26a、i型の半導体26、p型のワイドギャッ プ半導体28が積層されたp/i/ワイドp型の素子 構造を示し、また、図42(a)ないし図42(c)に は、p型のワイドギャップ半導体28、i型の半導体2 6、p型の半導体26aが積層れたワイドp/i/p型 の素子構造を示す。また、図43(a)ないし図43(c) には、p型のワイドギャップ半導体28、i型の半導体 26、p型のワイドギャップ半導体28が積層されたワ イドp/i/ワイドp型の素子構造を示し、また、図4 4 (a) ないし図44 (c) には、p型のチャープ半導 体30、i型の半導体26、p型の半導体26aが積層 されたチャープp/i/p型の素子構造を示し、さらに、 図45 (a) ないし図45 (c) には、p型のチャープ

(57)

半導体28が積層されたチャープp/i/ワイドp型 の素子構造を示す。

[0322]

尚、図41 (a)、図42 (a)、…図45R>5 (a) には、i型の半導体26のドナー密度が均一な状態を示 し、図41(b)、図42(b)、…図45(b)には、 i型の半導体26のドナー密度を透明電極31側から 遮光層18側に連続的に増加させた状態を示し、図41 (c)、図42(c)、…図45(c)には、i型の半導 体26のドナー密度を透明電極31側から遮光層18 10 【0331】 側に段階的に増加させた状態を示すものである。

[0323]

ここで、遮光層18側のキャリアブロッキング層とし て、p型のワイドギャップ半導体とp型の半導体とを使 用した場合の遮光層18側のキャリアブロッキング層 の膜厚と光感度との関係を図69に示す。

[0324]

図69から、p型のワイドギャップ半導体を遮光層1 8側のキャリアブロッキング層として用いた場合の方 グ層として用いた場合よりもキャリアブロッキング層 の膜厚を薄くすることができる(85Åから65Å)。 これにより、遮光層18側のキャリアブロッキング層に よって形成される空乏層をさらに狭くすることができ るので、電圧ロスが低減し、光感度および解像度を向上 させることができる。

[0325]

特に、図40ないし図45のpip系の素子構造では、 一つの製造装置でガス系を変化させるだけで成膜でき るので、製造方法における簡略化の効果が大きい。

[0326]

尚、図示しないが、例えばp型の半導体に換えて、p 型の多段階チャープ半導体、ワイドギャップのp型の連 続チャープ半導体、またはワイドギャップのp型の多段 階チャープ半導体を使用した場合についても、上記した 図40(a)ないし図45(c)の素子構造における効 果と全く同一の効果を得ることができる。

[0327]

以上の実施の形態1ないし実施の形態6では、キャリ アブロッキング層として絶縁膜あるいはp型の半導体 40 の何れかを使用する場合に、キャリアブロッキング層を i 型の半導体の両端側に設けた素子構造について説明 しているが、以下の実施の形態7ないし実施の形態10 では、遮光層側のキャリアブロッキング層を光導電層中 に設けた素子構造の光書込み型液晶素子について説明 する。

[0328]

〔実施の形態7〕本発明のさらに他の実施の形態につ いて図47(a)ないし図52(c)に基づいて説明す れば、以下の通りである。

(58)

[0329]

本実施の形態の光書込み型液晶素子の光導電層の素 子構造は、図47(a)に示すように、実施の形態1の 図1に示した素子構造の遮光層18側のキャリアブロ ッキング層17が、光導電層16の途中に形成された構 造となっている。

[0330]

ここで、上記の素子構造の光書込み型液晶素子の製造 方法について以下に説明する。

先ず、絶縁性透明基板としてのガラス基板上に、スパ ッタリング法により、I n2 (S n) O3 膜を1000 A. Sn〇2:Sb膜を300Å順に積層して透明電極51を 形成し、この上にEB蒸着法によりTiO2膜からなる キャリアブロッキング層52をベースプレッシャー (P B) = 1×10 fTorr、蒸着レイト(R) = 5 Å/s、 基板温度(Ts)=300℃で850Åの厚さに蒸着した。 [0332]

次いで、プラズマCVD法(化学気相成長法)により が、p型の半導体を遮光層18側のキャリアブロッキン 20 水素化非晶質シリコン層からなるa-Si:H膜53を 次のようにして厚さ6.0 μ m堆積した。即ち、a-Si:H膜53は、SiH4ガスを反応炉に導入し、グロ 一放電分解し、a-Si: H層を6.0 μ m堆積した。 [0333]

> 次に、このa-Si:H膜53上に、EB蒸着法によ りTiO2膜からなるキャリアブロッキング層54を前 記のキャリアブロッキング層52の蒸着と同条件で3 50Åの厚さに蒸着した。

[0334]

次いで、このキャリアブロッキング層54上に、プラ ズマCVD法(化学気相成長法)により水素化非晶質シ リコン層からなるa-Si:H膜55を上記のa-S i: H膜53と同様にして厚さ4.0μm堆積した。

[0335]

さらに、このa-Si:H膜55上に、遮光層 (a-SiGe:H膜) 56をプラズマCVD法により500 O Å堆積した。この遮光層 5 6 の成膜方法は、実施の形 態1と同様とする。

[0336]

このように、本実施の形態では、遮光層56側のキャ リアブロッキング層 5 4 が光導電層を構成する a - S i:H膜中に形成された素子構造となり、上記した各実 施の形態と同様に、暗時の遮光層56からのキャリアイ ンジェクションを阻止し得るエネルギー構造となって いる。

[0337]

したがって、このキャリアブロッキング層54は、a -Si:H膜中の透明電極51側に形成される空乏層に かかることなく、且つ、透明電極51側から入射された 50 書込み光により生成されるキャリアの量が十分に小さ (59)

くなる位置に設ける必要がある。

[0338]

また、キャリアブロッキング層54を形成する領域の a-Si:H膜中のドナー密度は、透明電極51側に形 成される空乏層領域のドナー密度よりも大きくするこ とが望ましい。これにより、電圧ロスが少なくなるので、 光感度が良好なものとなり、光電流が良く流れる。

[0339]

尚、上記の光書込み型液晶素子の素子構造は、図47 半導体55のドナー密度が均一な状態について説明し たが、光電流の流れを良くするために、i型の半導体5 3およびi型の半導体55のドナー密度が透明電極5 1側よりも遮光層56側に大きくなるように構成して も良い。

[0340]

したがって、i型の半導体53およびi型の半導体5 5 としての a - S i : H膜中のドナー密度を透明電極 5 1側と遮光層56側とで異ならせるには、上記実施の形 態2で述べたように、ドナー密度を連続的に増加させる 20 方法と、段階的に増加させる方法とがある。

[0341]

ドナー密度を透明電極51側から遮光層56側に連 続的に増加させた場合、そのエネルギー準位は、図47 (b) に示すように、i型の半導体53'・55'部分 が遮光層56に向かって連続的に低下するようになっ ている。また、ドナー密度を透明電極51側から遮光層 56側に段階的に増加させた場合、そのエネルギー準位 は、図47(c)に示すように、i型の半導体53''・ 55' 部分が遮光層 56に向かって段階的に低下する 30 ようになっている。

[0342]

また、本実施の形態では、図47に示すように、光導 電層として、透明電極51側から絶縁膜からキャリアブ ロッキング層(I)52、i型の半導体53、キャリア ブロッキング層(I)54、i型の半導体55と積層さ れた素子構造、即ち I / i / 中間 I / i 型の素子構造と なっているが、この他の図48(a)ないし図52(c) に示す素子構造であっても良い。

[0343]

即ち、図48 (a) なしい図48 (c) には、キャリ アブロッキング層(I)52、i型のワイドギャップ半 導体57、i型の半導体53、キャリアブロッキング層 (I) 54、i型の半導体55が順に積層されたI/ワ イドi/i/中間I/i型の素子構造を示し、また、図 49 (a) なしい図49 (c) には、キャリアブロッキ ング層(I)52、p型の半導体58、i型の半導体5 3、キャリアブロッキング層(I)54、i型の半導体 5 5 が順に積層された I / p / i / 中間 I / i 型の素 (60)

(c) には、キャリアブロッキング層(I) 52、p型 のワイドギャップ半導体59、i型の半導体53、キャ リアブロッキング層(I)54、i型の半導体55が順 に積層された I / ワイドp / i / 中間 I / i 型の素子 構造を示し、また、図51(a)なしい図51(c)に は、キャリアブロッキング層(I)52、i型のチャー プ半導体60、i型の半導体53、キャリアブロッキン グ層(I)54、i型の半導体55が順に積層されたI /チャープ i / i / I / i 型の素子構造を示し、さらに、 (a) に示したように、i型の半導体53およびi型の 10 図52(a) なしい図52(c) には、キャリアブロッ キング層(I) 52、p型のチャープ半導体61、i型 の半導体53、キャリアブロッキング層(I)54、i 型の半導体55が順に積層されたI/チャープp/i /I/i型の素子構造を示している。

[0344]

尚、図48 (a)、図49 (a)、…図52R>2 (a) は、i型の半導体53およびi型の半導体55のドナー 密度が均一な状態のエネルギー構造を示し、図4848 (b)、図49(b)、…図52(b)は、i型の半導体 53およびi型の半導体55のドナー密度を透明電極 51側から遮光層56側に連続的に増加させた状態の エネルギー構造を示し、図48(c)、図49(c)、… 図52(c)は、i型の半導体53およびi型の半導体 55のドナー密度を透明電極51側から遮光層56側 に段階的に増加させた状態のエネルギー構造を示すも のである。

[0345]

また、キャリアブロッキング層(I)52に接合され るチャープ半導体の代わりに、段階的にエネルギー準位 を低下させる多段階チャープ半導体を使用しても良い。 [0346]

[実施の形態8] 本発明のさらに他の実施の形態につ いて図53(a)ないし図58(c)に基づいて説明す れば、以下の通りである。尚、説明の便宜上、上記の実 施の形態7と同一の機能を有する部材には、同一の番号 を付記し、その説明は省略する。

[0347]

本実施の形態の光書込み型液晶素子の光導電層の素 子構造は、図53(a)に示すように、実施の形態7に 40 示した素子構造の遮光層56側のキャリアブロッキン グ層54に換えて光導電層と同じエネルギーギャップ を有するp型の半導体62が、光導電層の途中に形成さ れた構造となっている。これにより、上記素子構造は、 光導電層の遮光層56側に空乏層が形成されるので、遮 光層56側からのキャリアインジェクションを阻止し 得るエネルギー構造となっている。

[0348]

上記のp型の半導体62の膜厚は、光導電層の周辺ド ナー密度が1018cm⁻³、p型の半導体62のアクセプタ 子構造を示している。また、図50(a)なしい図50 50 一密度が10¹⁹cm⁻³のとき、170Åとなる。上記p型 (61)

の半導体62が、暗時の遮光層56からのキャリアイン ジェクションを阻止し得るエネルギー構造をとり得る ための理論値である。この理論値は、実施の形態1の理 論式によって導かれたものである。

[0349]

このように、光導電層内に設けられるp型の半導体6 2の膜厚は、光導電層を構成する半導体のドナー密度お よびアクセプター密度によって左右される。つまり、ド ナー密度が大きくなれば、p型の半導体の膜厚を大きく ばp型の半導体の膜厚を小さくできる。

[0350]

ここで、上記の素子構造の光書込み型液晶素子の製造 方法について以下に説明する。

[0351]

先ず、絶縁性透明基板としてのガラス基板上に、スパ ッタリング法により、I n2 (Sn) O3膜を1000Å、 SnO2: Sb膜を300 Å順に積層して透明電極51を 形成し、この上にEB蒸着法によりTiO2膜からなる キャリアブロッキング層52をベースプレッシャー (P 20 B) = 1×10 6 Torr、蒸着レイト(R) = 5 8 /s、 基板温度(Ts)=300℃で850Åの厚さに蒸着した。 [0352]

次いで、プラズマCVD法(化学気相成長法)により 水素化非晶質シリコン層からなるa-Si: H膜53を 次のようにして厚さ $6.0 \mu m$ 堆積した。即ち、a-Si:H膜53は、SiH4ガスを反応炉に導入し、放電 分解し、a-Si: H層を6. 0 μ m 堆積した。

[0353]

次に、このa-Si:H膜53上に、p型の半導体6 2としてa-S i: H半導体を用い、代表的なP-CVD成膜条件として、SiH₄、H₂、アクセプター添加用 のB2H6を供給するものとする。これらのガスを反応炉 に導入し、堆積した。この条件で堆積したp型の半導体 62としてのp型のa-Si: H膜のアクセプター密度 は10¹⁷ c m⁻³であった。尚、このp型の半導体の組成や 膜厚は、上記した条件に限定するものではなく、多くの 光電流を流すための範囲内で他の材料を用いても良い。 [0354]

次いで、このp型の半導体62上に、プラズマCVD 40 法(化学気相成長法)により水素化非晶質シリコン層か らなるa-Si:H膜55を上記のa-Si:H膜53 と同様にして厚さ4.0μm堆積した。

[0355]

さらに、このa-Si:H膜55上に、遮光層 (a-SiGe:H膜) 56をプラズマCVD法により500 O Å 堆積した。この遮光層 5 6 の成膜方法は、実施の形 態1と同様とする。

[0356]

(62)

リアブロッキング層 (p型の半導体62) が光導電層を 構成するa-Si:H膜中に形成された素子構造となり、 上記した各実施の形態と同様に、暗時の遮光層56から のキャリアインジェクションを阻止し得るエネルギー 構造となっている。

[0357]

したがって、このキャリアブロッキング層(p型の半 導体62)は、a-Si:H膜中の透明電極51側に形 成される空乏層にかかることなく、且つ、透明電極51 しなければならないが、アクセプター密度が大きくなれ 10 側から入射された書込み光により生成されるキャリア の量が十分に小さくなる位置に設ける必要がある。

[0358]

また、キャリアブロッキング層 (p型の半導体62) を形成する領域のa-Si:H膜中のドナー密度は、誘 明電極51側に形成される空乏層領域のドナー密度よ りも大きくすることが望ましい。これにより、電圧ロス が少なくなるので、光感度が良好なものとなり、光電流 が良く流れる。

[0359]

尚、上記の光書込み型液晶素子の素子構造は、図53 (a) に示したように、i型の半導体53およびi型の 半導体55のドナー密度が均一な状態について説明し たが、光電流の流れを良くするために、i型の半導体5 3およびi型の半導体55のドナー密度が透明電極5 1側よりも遮光層56側に大きくなるように構成する 必要がある。

[0360]

例えば、i型の半導体53およびi型の半導体55と してのa-Si:H膜中のドナー密度を透明電極51側 30 と遮光層 5 6 側とで異ならせるには、上記実施の形態 2 で述べたように、ドナー密度を連続的に増加させる方法 と、段階的に増加させる方法とがある。

[0361]

ドナー密度を透明電極51側から遮光層56側に連 続的に増加させた場合、そのエネルギー準位は、図53 (b) に示すように、i型の半導体53'・55'部分 が遮光層56に向かって連続的に低下するようになっ ている。また、ドナー密度を透明電極51側から遮光層 5 6 側に段階的に増加させた場合、そのエネルギー準位 は、図53(c)に示すように、i型の半導体53''・ 55' 部分が遮光層56に向かって段階的に低下する ようになっている。

[0362]

また、本実施の形態では、図53(a)なしい図53 (c) に示すように、光導電層として、透明電極51側 から絶縁膜からキャリアブロッキング層(I)52、i 型の半導体53、p型の半導体62、i型の半導体55 と積層された素子構造、即ち I / i / 中間 p / i 型の素 子構造となっているが、この他の図54(a)ないし図 このように、本実施の形態では、遮光層 5 6 側のキャ 50 5 8 (c) に示す素子構造であっても良い。

(63)

[0363]

即ち、図54(a)ないし図54(c)には、キャリ アブロッキング層(I)52、i型のワイドギャップ半 導体57、i型の半導体53、p型の半導体62、i型 の半導体55が順に積層されたI/ワイドi/i/中 間p/i型の素子構造を示し、また、図55(a)ない し図55(c)には、キャリアブロッキング層(I)5 2、p型の半導体58、i型の半導体53、p型の半導 体62、i型の半導体55が順に積層されたI/p/i (a) ないし図56 (c) には、キャリアブロッキング 層(I) 52、p型のワイドギャップ半導体59、i型 の半導体53、p型の半導体62、i型の半導体55が 順に積層された I / ワイド p / i / 中間 p / i 型の素 子構造を示し、また、図57(a)ないし図57R>7(c) には、キャリアブロッキング層(I)52、i型のチャ ープ半導体60、i型の半導体53、p型の半導体62、 i型の半導体55が順に積層されたI/チャープi/ i/中間p/i型の素子構造を示し、さらに、図58 (a) ないし図58 (c) には、キャリアブロッキング 20 層(I) 52、p型のチャープ半導体61、i型の半導 体53、p型の半導体62、i型の半導体55が順に積 層された I/fャープ p/i 中間 p/i 型の素子構 造を示している。

[0364]

尚、図54(a)、図55(a)、…図58R>8(a) は、i型の半導体53およびi型の半導体55のドナー 密度が均一な状態のエネルギー構造を示し、図5454 (b)、図55(b)、…図58(b)は、i型の半導体 51側から遮光層56側に連続的に増加させた状態の エネルギー構造を示し、図54(c)、図55(c)、… 図58(c)は、i型の半導体53およびi型の半導体 55のドナー密度を透明電極51側から遮光層56側 に段階的に増加させた状態のエネルギー構造を示すも のである。

[0365]

また、キャリアブロッキング層(I)52に接合され るチャープ半導体の代わりに、段階的にエネルギー準位 [0366]

[実施の形態9] 本発明のさらに他の実施の形態につ いて図59(a)ないし図64(c)に基づいて説明す れば、以下の通りである。尚、説明の便宜上、上記の各 実施の形態と同一の機能を有する部材には、同一の番号 を付記し、その説明は省略する。

[0367]

本実施の形態の光書込み型液晶素子の光導電層の素 子構造は、図59(a)ないし図64(c)に示すよう に、実施の形態8の図53 (a) ないし図58 (c) に 50 プター密度は10¹⁶cm³であった。尚、このp型の半導

(64)

示した各素子構造において、p型の半導体62の代わり にi型の半導体53よりもエネルギーギャップの大き いp型のワイドギャップ半導体63を使用したもので ある。これにより、各素子構造は、光導電層の遮光層 5 6側に空乏層が形成されるので、遮光層56側からのキ ャリアインジェクションを阻止し得るエネルギー構造 となっている。

[0368]

上記のp型のワイドギャップ半導体63は、a-Si /中間 p i 型の素子構造を示している。また、図 $\mathrm{5}$ 6 $\mathrm{10}$ $\mathrm{x}\mathrm{C}_{\mathrm{1}\mathrm{x}}$: H (組成 x $\mathrm{=}$ $\mathrm{0}$. $\mathrm{8}$)を用い、その膜厚は、光 導電層の周辺ドナー密度が1018cm3、p型のワイドギ ャップ半導体63のアクセプター密度が1019cm3のと き、130Åとなる。この膜厚は、上記p型のワイドギ ャップ半導体63が、暗時の遮光層56からのキャリア インジェクションを阻止し得るエネルギー構造をとり 得るための理論値である。

[0369]

このように、光導電層内に設けられるp型の半導体6 2の膜厚は、光導電層を構成する半導体のドナー密度お よびアクセプター密度によって左右される。つまり、ド ナー密度が大きくなれば、p型の半導体の膜厚を大きく しなければならないが、アクセプター密度が大きくなれ ばp型の半導体の膜厚を小さくすることができる。

[0370]

ここで、上記の素子構造の光書込み型液晶素子の製造 方法について以下に説明する。

[0371]

先ず、絶縁性透明基板としてのガラス基板上に、スパ ッタリング法により、I n₂ (S n) O₃膜を1000Å、 53およびi型の半導体55のドナー密度を透明電極 30 SnO2: Sb膜を300Å順に積層して透明電極51を 形成し、この上にEB蒸着法によりTiO2膜からなる キャリアブロッキング層52をベースプレッシャー(P $(R) = 1 \times 10^6 \text{Torr}$ 、蒸着レイト(R) = 5 Å/s、 基板温度(Ts)=300℃で850Åの厚さに蒸着した。 [0372]

次いで、プラズマCVD法(化学気相成長法)により 水素化非晶質シリコン層からなる a - S i : H膜53を 次のようにして厚さ6. $0 \mu m$ 堆積した。即ち、a-Si:H膜53は、SiH4ガスを反応炉に導入し、グロ を低下させる多段階チャープ半導体を使用しても良い。 40 一放電分解し、α — S i :H層を6. Ομm堆積した。 [0373]

> 次に、このa-Si:H膜53上に、p型のワイドギ ャップ半導体63としてa-SixC₁x:H(組成x= 0.8) 半導体を用い、代表的なP-CVD成膜条件と して、SiH₄、CH₄、H₂、アクセプター添加用のB₂ H6 を供給するものとする。これらのガスを反応炉に導 入し、グロー放電分解し、350Å堆積した。この条件 で堆積したp型のワイドギャップ半導体63としての p型の $a-SixC_{1x}: H(組成 x=0.8)$ のアクセ

(65)

体の組成や膜厚は、上記した条件に限定するものではな く、多くの光電流を流すための範囲内で他の材料を用い ても良い。

[0374]

次いで、このp型のワイドギャップ半導体63上に、 プラズマCVD法(化学気相成長法)により水素化非晶 質シリコン層からなるa-Si:H膜55を上記のa-Si: H膜53と同様にして厚さ4.0 μ m 堆積した。 [0375]

SiGe:H膜) 56をプラズマCVD法により500 O Å堆積した。この遮光層 5 6 の成膜方法は、実施の形 態1と同様とする。

[0376]

このように、本実施の形態では、遮光層56側のキャ リアブロッキング層としてp型のワイドギャップ半導 体63が光導電層を構成するa-Si: H膜中に形成さ れた素子構造となり、上記した各実施の形態と同様に、 暗時の遮光層56からのキャリアインジェクションを 阻止し得るエネルギー構造となっている。

[0377]

尚、上記の光書込み型液晶素子の素子構造は、図59 (a) に示したように、i型の半導体53およびi型の 半導体55のドナー密度が均一な状態について説明し たが、光電流の流れを良くするために、i型の半導体5 3およびi型の半導体55のドナー密度が透明電極5 1側よりも遮光層56側に大きくなるように構成する ことが望ましい。

[0378]

例えば、i型の半導体53およびi型の半導体55と 30 【0382】 してのa-Si:H膜中のドナー密度を透明電極51側 と遮光層56側とで異ならせるには、上記実施の形態2 で述べたように、ドナー密度を連続的に増加させる方法 と、段階的に増加させる方法とがある。

[0379]

ドナー密度を透明電極51側から遮光層56側に連 続的に増加させた場合、そのエネルギー準位は、図59 (b) に示すように、i型の半導体53'・55'部分 が遮光層56に向かって連続的に低下するようになっ 5 6 側に段階的に増加させた場合、そのエネルギー準位 は、図59 (c) に示すように、i型の半導体53"・ 55' 部分が遮光層56に向かって段階的に低下する ようになっている。

[0380]

また、本実施の形態では、図59(a)ないし図59 (c) に示すように、光導電層として、透明電極51側 から絶縁膜からなるキャリアブロッキング層(I)52、 i型の半導体53、p型のワイドギャップ半導体63、

(66)

(中間) ワイドp/i型の素子構造となっているが、こ の他の図60(a)ないし図64(c)に示す素子構造 であっても良い。

[0381]

即ち、図60(a)ないし図60(c)には、キャリ アブロッキング層(I)52、i型のワイドギャップ半 導体57、i型の半導体53、p型のワイドギャップ半 導体63、i型の半導体55が順に積層された I / ワイ ドi/i/(中間)ワイドp/i型の素子構造を示し、 さらに、このa-Si:H膜55上に、遮光層(a-10 また、図61(a)ないし図61(c)には、キャリア ブロッキング層(I)52、p型の半導体58、i型の 半導体53、p型のワイドギャップ半導体63、i型の 半導体55が順に積層されたI/p/i/(中間)ワイ ドp/i型の素子構造を示している。また、図62(a) ないし図62(c)には、キャリアブロッキング層(I) 52、p型のワイドギャップ半導体59、i型の半導体 53、p型のワイドギャップ半導体63、i型の半導体 55が順に積層された I / ワイドp / i / (中間) ワイ ドp/i型の素子構造を示し、また、図63(a)ない 20 し図63 (c) には、キャリアブロッキング層 (I) 5 2、i型のチャープ半導体60、i型の半導体53、p 型のワイドギャップ半導体63、i型の半導体55が順 に積層された I / チャープ i / i / (中間) ワイドp/ i型の素子構造を示し、さらに、図64(a)ないし図 64(c)には、キャリアブロッキング層(I)52、 p型のチャープ半導体61、i型の半導体53、p型の ワイドギャップ半導体63、i型の半導体55が順に積 層された I /チャープ p / i /(中間)ワイド p / i 型 の素子構造を示している。

尚、図60(a)、図61(a)、…図64R>4(a) は、i型の半導体53およびi型の半導体55のドナー 密度が均一な状態のエネルギー構造を示し、図6060 (b)、図61(b)、…図64(b)は、i型の半導体 53およびi型の半導体55のドナー密度を透明電極 51側から遮光層56側に連続的に増加させた状態の エネルギー構造を示し、図60 (c)、図61 (c)、… 図64(c)は、i型の半導体53およびi型の半導体 55のドナー密度を透明電極51側から遮光層56側 ている。また、ドナー密度を透明電極51側から遮光層 40 に段階的に増加させた状態のエネルギー構造を示すも のである。

[0383]

また、キャリアブロッキング層(I)52に接合され るチャープ半導体の代わりに、段階的にエネルギー準位 を低下させる多段階チャープ半導体を使用しても良い。 [0384]

[実施の形態10] 本発明のさらに他の実施の形態に ついて図65 (a) ないし図68 (c) に基づいて説明 すれば、以下の通りである。尚、説明の便宜上、上記の i型の半導体55と積層された素子構造、即ちI/i/ 50 各実施の形態と同一の機能を有する部材には、同一の番 (67)

号を付記し、その説明は省略する。

[0385]

本実施の形態に係る光書込み型液晶素子の素子構造 は、図65(a)ないし図68(c)に示すように、上 記の実施の形態8および実施の形態9に示した素子構 造の透明電極51側に設けられた絶縁膜からなるキャ リアブロッキング層(I)52を無くして、キャリアブ ロッキング層としてp型の半導体58、あるいはp型の ワイドギャップ半導体59を使用した構成となってい

[0386]

図65(a)ないし図66(c)に示す素子構造は、 上記実施の形態8の図55(a)ないし図56R>6(c) に示される透明電極51側に設けられたキャリアブロ ッキング層(I)52を無くし、p型の半導体62を遮 光層56側のキャリアブロッキング層とする構成であ る。また、このp型の半導体62は、光導電層を形成す るi型の半導体53と同じエネルギーギャップを有す るものとなっている。尚、これらの素子の製造方法は、 上記各実施の形態に記載の方法とし、また、膜厚やアク 20 セプター密度も各実施の形態に記載した範囲内であれ ば良いものとする。

[0387]

また、図67(a)ないし図68(c)に示す素子構 造は、上記実施の形態9の図61(a)ないし図62(c) に示される透明電極51側に設けられたキャリアブロ ッキング層(I)52を無くし、p型のワイドギャップ 半導体63を遮光層56側のキャリアブロッキング層 とする構成である。また、このp型のワイドギャップ半 導体63は、光導電層を形成するi型の半導体53より 30 を採用するものとする。 もエネルギーギャップが大きいものとする。

[0388]

以上のように、透明電極51側に絶縁膜からなるキャ リアブロッキング層の代わりにp型の半導体あるいは p型のワイドギャップ半導体を使用することで、光導電 層の透明電極51側にp型の半導体とi型の半導体と の接合により空乏層が形成される。この空乏層によって、 光導電層の透明電極51側が高抵抗領域となるので、光 導電層の遮光層56側の領域よりも高電圧が印加され る。一方、遮光層56側では、絶縁膜からなるキャリア 40 ブロッキング層の代わりに、p型の半導体62あるいは p型のワイドギャップ半導体63がキャリアブロッキ ング層として設けられているので、暗時のキャリアイン ジェクションを阻止することができる。したがって、光 導電層に光電流が多く、暗電流は少なくなり、光感度が 向上する。

[0389]

尚、図65 (a)、図66 (a)、…図68R>8 (a) は、i型の半導体53およびi型の半導体55のドナー 密度が均一な状態のエネルギー構造を示し、図6565 50 (68)

(b)、図66(b)、…図68(b)は、i型の半導体 53およびi型の半導体55のドナー密度を透明電極 51側から遮光層56側に連続的に増加させた状態の エネルギー構造を示し、図65 (c)、図66 (c)、… 図68(c)は、i型の半導体53およびi型の半導体 55のドナー密度を透明電極51側から遮光層56側 に段階的に増加させた状態のエネルギー構造を示すも のである。

[0390]

10 また、他の素子構造として、図示しないが、p型の半 導体/i型の半導体/キャリアブロッキング層(I)/ i型の半導体(所謂p/i/中間I/i型の素子構造)、 p型のワイドギャップ半導体/i型の半導体/キャリ アブロッキング層 (I) / i型の半導体 (所謂ワイドp /i/中間I/i型の素子構造)、p型のチャープ半導 体/i型の半導体/キャリアブロッキング層(I)/i 型の半導体(所謂チャープp/i/中間I/i型の素子 構造)、p型の多段階チャープ半導体/i型の半導体/ キャリアブロッキング層(I)/i型の半導体(所謂多 段階p/i/中間I/i型の素子構造)、p型のチャー プ半導体/i型の半導体/p型の半導体/i型の半導 体(所謂チャープp/i/中間p/i型の素子構造)、 p型のチャープ半導体/i型の半導体/p型のワイド ギャップ半導体/i型の半導体(所謂チャープp/i/ ワイド(中間) p/i型の素子構造)、またはp型の多 段階チャープ半導体/i型の半導体/p型のワイドギ ャップ半導体/i型の半導体(所謂多段階p/i/ワイ ド(中間) p/i型の素子構造)であっても良い。これ らの製造方法は、上記の各実施の形態に記載された方法

[0391]

以上のように、透明電極51側に設けられた絶縁膜か らなるキャリアブロッキング層15を設けない素子構 造では、半導体の接合によって空乏層を形成し、キャリ アブロッキング層として使用するようになっているの で、光書込み型液晶素子の製造工程において、絶縁膜を 形成する工程を無くす(または少なくする)ことができ、 この結果、製造工程を簡略化でき、製造時間を短縮する ことができる。

[0392]

[実施の形態11] 本発明のその他の実施の形態につ いて、図73および図74に基づいて説明する。

[0393]

本実施の形態に係る光書込み型液晶素子に使用され る光導電層の書込み光の入射側に形成されるキャリア ブロッキング層は、超格子構造を有する。図73には、 この光書込み型液晶素子における透明電極31から遮 光層18までのエネルギーバンドダイヤグラムを示す。 [0394]

尚、図示していないが、前述の各実施の形態で記述し

(69)

たように、キャリア密度が透明電極31側から遮光層18側に向かって連続的または段階的に変化する構成(図17(b)、図17(c)等参照)を、本実施の形態にも適用することができる。

[0395]

次に、透明電極31側に形成された超格子構造のキャリアプロッキング層76の一構成例を説明する。この超格子構造は、a-SiC:Hとa-Si:Hの極薄膜の周期的積層膜からなっている。周期的積層膜の組成と膜厚は次のようにした。ワイドエネルギーギャップの<math>a-10SiC:Hは、 $a-Si_{0.5}C_{0.5}:H$ とし、その膜厚は200Åとした。また、上記a-Si:Hの膜厚は100Åとした。そして、これらの極薄膜を100周期積層し、超格子構造の膜厚を約3 μ mとした。

[0396]

そして、上記の超格子構造のキャリアブロッキング層 76の上に、光導電層 26として $a-Si:Hを7\mu m$ 積層し、さらに遮光層 18側のキャリアブロッキング層 77としてワイドエネルギーギャップのa-SiC:H を150 Å積層した。また、上記のキャリアブロッキン グ層 77の上に、遮光層 18としてa-SiGe:Hを 積層した。

[0397]

図74は、この超格子構造を有する光導電層(以下、 超格子光導電層と称する)と従来の光導電層との光吸収 係数を測定した結果を示す。この図から超格子光導電層 の方が、書込み光領域(波長6000~7000Å)に おける光吸収係数が大きいことが分かる。

[0398]

次に、上記の光書込み型液晶素子の作製方法について 30 説明する。

[0399]

先ず、ガラス基板(絶縁性透明基板)上に、ITO膜をスパッタリング法で1000 Å積層し、その上に SnO_2 膜を300 Å積層することによって透明電極31 を形成した。さらにその上に、a-SiC:H とa-Si:H との周期的積層膜からなる上記の超格子構造のキャリアブロッキング層76 を、a-SiC:H から成膜を始めて100 周期、膜厚にして約 3μ m積層した。次に、その上に光導電層26 としてa-Si:Hを 7μ m積層した。次に、その上に光導電層26 としてa-Si:Hを70 としてa-SiC:Hを150 Å積層し、さらにその上に遮光層18 としてa-SiGe:Hを 1μ m積層した。そして、その上に多層誘電体反射膜を積層し、さらにその上に液晶配向膜を塗布し配向処理をした。

[0400]

また、別のガラス基板上には透明電極としてITO膜を1000Å積層し、その上に液晶配向膜を塗布し配向処理をした。

[0401]

(70)

次に、上記のようにして得られた2枚の積層基板を、 両基板の液晶配向膜同士が向かい合うように対向配置 し、両基板間にスペーサーおよびシール部材を介在させ て液晶層の注入スペースを確保し、両基板間にツイスト ネマティック液晶を注入封止した。

[0402]

上記のようにして得られた超格子光導電層を用いた 光書込み型液晶素子の駆動は、両基板上に形成された透 明電極間に交流電圧を印加することによって行った。

[0403]

この超格子光導電層を用いた光書込み型液晶素子を従来の光書込み型液晶素子と同じ駆動条件で評価したところ、 $400\,\mu\mathrm{W/c\,m^2}$ (従来値)から $200\,\mu\mathrm{W/c\,m^2}$ へと光感度が大幅に向上した。さらに本光書込み型液晶素子のコントラストは200を達成し、高コントラストを実現できた。また、超格子構造によってキャリアブロッキングされているため、信頼性の高い長寿命光書込み型液晶素子を実現できた。

[0404]

尚、超格子構造を形成する材料としては、a-SiC: Hに限らず、超格子構造にしたときに光導電層よりも光吸収係数が大きくなるようなワイドギャップの性質を有するものであれば、上記と同様の効果が得られる。【0405】

また、本実施の形態では、遮光層18側(液晶層側)のキャリアブロッキング層77としてワイドエネルギーギャップの半導体を用いたが、これに限定されるものではなく、前述の各実施の形態に示した構成のキャリアブロッキング層を液晶層側に設けることができる。

[0406]

以上のように、本実施の形態に係る光書込み型液晶素子は、光導電層26の書込み光の入射側に形成されるキャリアブロッキング層76が超格子構造であるため、従来の光導電層よりも光吸収係数が増加し、光伝導キャリアが増大する結果、明時のインピーダンスが従来の光導電層よりも小さくなり、明暗時のインピーダンス比が従来よりも大きくなる。さらに、a-Si: Hなどの光導電層26よりもワイドギャップの材料(上記ではa-SiC: H)を使用しているので、a-Si: Hなどよりも絶縁性が高くなることより、光導電層に電圧が印加されたとき、書込み光入射側領域に液晶層側領域よりも多くの電圧が印加されるようになる。これらの結果、光書込み型液晶素子の高感度化、高コントラスト化、高解像度化が可能になる。

[0407]

ところで、超格子構造とは、一般的に、半導体の中に 人工的に1次元の周期ポテンシャル(格子定数 a (=数 A)の数十倍の周期を持つ)を導入した構造であり、異 なったエネルギーギャップの半導体が周期的に積層さ 50 れたものである。本発明に適用される超格子構造には、 (71)

このような一般的な構成のものは勿論のこと、異なった エネルギーギャップの半導体の積層膜厚が場所によっ て相対的に薄くなったり厚くなったりするような超格 子構造、或いはエネルギーギャップが大きい方の半導体 のエネルギーギャップが透明電極31から遮光層18 へ向かうに連れて段々小さくなるような超格子構造も 含まれる。

[0408]

[実施の形態12] 本発明のその他の実施の形態につ いて、図75ないし図77に基づいて説明する。

[0409]

本実施の形態に係る光書込み型液晶素子に使用され るキャリアブロッキング層は、p型半導体とn型半導体 との積層構造を有する。図75および図76には、この 光書込み型液晶素子における透明電極31から遮光層 18までのエネルギーバンドダイヤグラムを示す。 図7 5は成膜時におけるエネルギーバンドダイヤグラムで あり、これが熱平衡状態に達すると図76に示すエネル ギーバンドダイヤグラムになる。

[0410]

尚、図示していないが、前述の各実施の形態で記述し たように、キャリア密度が透明電極31側から遮光層1 8側に向かって連続的または段階的に変化する構成(図 17 (b)、図17 (c) 等参照) を、本実施の形態に も適用することができる。

[0411]

上記のエネルギーバンドダイヤグラムを参照して説 明すると、光導電層26から透明電極31へのホールの 流出を抑制するために、透明電極31上に膜厚100Å のn型半導体78a (n型a-Si:H膜)を積層する。 さらに、光導電層26から透明電極31へ電子が流出す るのを抑制するために、n型半導体78a上に膜厚10 OAのp型半導体78b (p型a-Si:H膜)を積層 する。書込み光の入射側に形成されるキャリアブロッキ ング層78は、上記のn型半導体78aとp型半導体7 8 b との積層構造である。

[0412]

また、上記のキャリアブロッキング層78の上に、光 導電層26としてa-Si: Hを10μm積層する。こ n型の伝導になるので、ドナー性のキャリアを補償する ためにジボラン等のP型ドーピングガスを用いること により、真性半導体にするとよい。この場合のドーピン グの目安としては、電子の流出抑制膜(上記p型半導体 78b) に用いたアクセプター濃度よりも小さいことが 望まれる。

[0413]

また、遮光層18に流出する電子を抑制するために、 光導電層26上に膜厚100Åのp型半導体79b (p 型a-Si:H膜) を積層する。さらに、ホールの遮光 50 することが望ましい。 (72)

層18への流出を抑制するために、上記のp型半導体7 9 b上に、膜厚100Åのn型半導体79a(n型a-Si:H膜)を積層する。遮光層18側のキャリアブロ ッキング層79は、上記のn型半導体79aとp型半導 体79bとの積層構造である。

[0414]

そして、上記キャリアブロッキング層79の上に、遮 光層18としてa-SiGe:H膜を1μm積層する。 [0415]

このキャリア流出抑制効果を有する光導電層の特徴 10 は、キャリアブロッキング層78・79にホモ材料(a -Si:H等)を用い、その伝導型を巧みにコントロー ルすることでキャリアの流出を抑制したことである。こ のようにすることでコストの削減や製膜条件管理項目 の削減が可能である。

[0416]

また、上述のエネルギーバンド構造の光導電層を用い ると、透明電極31や遮光層18へのキャリアの移動が ほとんど無いので暗時に非常に髙抵抗にすることがで 20 きる。即ち、p型半導体とn型半導体との積層構造によ るキャリアブロッキング層78・79には、電子および ホールの何れの動きも抑制する作用があり、光導電層2 6からはキャリア再結合を除いては外部にキャリアが 流出しない。したがって明暗時のインピーダンス比を従 来の光導電層に比べて大きくできる。

[0417]

このキャリア流出抑制構造を有する光導電層の光書 込み型液晶素子を、従来の光書込み型液晶素子と同じ駆 動条件でし評価したところ、400μW/c m²(従来値) 30 から200 μW/c m²へと光感度が大幅に向上した。 さらに本光書込み型液晶素子のコントラストは200 を達成し、高コントラストを実現できた。また、キャリ アブロッキング層78・79によりキャリアブロッキン グされているため、信頼性の高い光書込み型液晶素子を 実現できた。

[0418]

尚、上記では、n型半導体78a・79aが透明電極 31側または遮光層18側に、p型半導体78b・79 bが光導電層26側に設けられているが、これに限定さ の光導電層26は、通常のP-CVD製膜を行うとやや 40 れるものではなく、n型とp型とを逆に配置した構成で も上記と同様の効果を奏する。

[0419]

また、上記では、透明電極31側のキャリアブロッキ ング層78と、遮光層18側のキャリアブロッキング層 79との膜厚を略同じに設定しているが、これに限定さ れるものではない。むしろ、図77(成膜時におけるエ ネルギーバンドダイヤグラム) に示すように、キャリア ブロッキング層78の膜厚をキャリアブロッキング層 79の膜厚よりも厚くしてエネルギー構造を非対称と

(73)

[0420]

すなわち、図75に示すように、キャリアブロッキン グ層78・79の膜厚を略同じにした構成(光導電層の エネルギー構造が非対称でない) の場合でも、上記のよ うに明暗時のインピーダンス比を従来よりも大きくす ることが可能である。しかしながら、図77に示すよう な非対称のエネルギー構造とすることにより、上述のよ うに光導電層の書込み光入射側領域に遮光層18側よ りも高い電圧が印加されるので、書込み光をより有効利 上する。

[0421]

また、光導電層の書込み光入射側領域に遮光層18側 よりも高い電圧が印加されるような非対称のエネルギ 一構造において、n型半導体とp型半導体との積層構造 のキャリアブロッキング層を、書込み光の入射側と液晶 層側の何れか一方に設けてもよい。特に、書込み光入射 側のキャリアブロッキング層をn型半導体とp型半導 体との積層構造にすることが望ましい。

[0422]

尚、上記の説明では、積層されたn型半導体およびp 型半導体の各膜厚を100Åとしたが、これに限定され るものではない。これらの膜厚の好ましい範囲は50A ~2000Å、より好ましくは100Å~1000Åで ある。これらの膜厚が極端に薄い場合(50Åよりも薄 い場合)、薄膜として形成されず島状になるためにリー クが発生し、キャリアブロッキング層として機能しない という不都合が生じる。逆にこれらの膜厚が厚すぎる場 合(2000Åよりも厚い場合)では、ドーピング層が 解像度が低下する原因ともなる。

[0423]

また、pn積層構造のn型半導体としては、不純物ド ープしていないa-Si:H膜でも通常n型を示すので これを使用してもよいし、リン (P) 等のV属の不純物 を添加したa-Si:H膜を使用してもよい。また、pn積層構造のp型半導体としては、ボロン (B) 等のⅢ 属の不純物を添加したa-Si:H膜を使用することが できる。

[0424]

以上の実施の形態1ないし実施の形態12の素子構 造は、それぞれ、光導電層へのキャリアの侵入および光 導電層からのキャリアの流出を、阻止または抑制する構 造となっている。

[0425]

キャリアの侵入・流出を完全に阻止するには、前述の ように光導電層の両端に絶縁膜を配置し、トンネル電流 を無くすことによって実現可能である。

[0426]

(74)

ャリアブロッキング層を用いた場合は、キャリアのドリ フト電流を無くすことができるので(再結合電流を完全 に無くすことはできないが、これはドリフト電流に比べ ると非常に少ない)、キャリアの侵入・流出を、おおむ ね阻止(厳密な表現は抑制)できる。

[0427]

さらに、上記の各実施の形態の素子構造は、透明電極 側の光導電層に重点的に電圧が印加できる構造として いる。即ち、各実施の形態の光書込み型液晶素子は、対 用することができ、光書込み型液晶素子の性能がより向 10 向配置された一対の透明電極基板間に光導電層と液晶 層とが形成された光書込み型液晶素子において、上記光 導電層の書込み光の入射側および液晶層側には、光導電 層内へのキャリアの侵入を防止すると共に、光導電層に 電圧が印加されたとき、光導電層の書込み光入射側領域 に液晶層側領域よりも高い電圧を印加させるキャリア 侵入防止層が形成されている構成である。

[0428]

これにより、従来の光導電層に較べて明暗時のインピ ーダンス比が大きく取れるようになり、この光導電層を 20 光書込み型液晶素子に用いることにより表2に示すよ うに、従来の光書込み型液晶素子に較べて光感度が良く なり、コントラストおよび解像度が高くなり、温度依存 性が小さくなり、寿命は長くなるという性能の大幅な改 善を可能としている。したがって、光書込み型液晶素子 を用いた超大型で超高輝度で超高精細の特徴をもつ液 晶プロジェクションの実使用が可能となる。

[0429]

【発明の効果】

請求項1の発明の光書込み型液晶素子は、以上のよう 低抵抗であるため、面方向への電荷の広がりが発生し、 30 に、光導電層の書込み光の入射側および液晶層側には、 光導電層の内外へのキャリアの侵入および流出を防止 または抑制すると共に、光導電層に電圧が印加されたと き、光導電層の書込み光入射側領域に液晶層側領域より も多くの電圧を印加させるキャリアブロッキング層が 形成されている構成である。

[0430]

これにより、光導電層の明時のインピーダンス (2 photo) と暗時のインピーダンス (Zdark) との比 (Z dark/Zphoto)が大きくなるので、従来のように暗時 40 のインピーダンスを大きくした場合に比べて光導電層 の光感度を向上させることができ、この結果、解像度も 向上させることができる。また、光導電層のインピーダ ンス比(Zdark/Zphoto)が大きくなることで、明時 の液晶層にかかる電圧を大きくすることができ、コント ラストを向上させることができる。

[0431]

一方、この光導電層は整流性を有していない。つまり、 光入射側の光導電層では内部電位が発生しているが、液 晶層側でのキャリアブロッキング層による光感度を低 また、光導電層の両端の伝導型をコントロールしたキ 50 下させない程度の電圧ロスもあるので p i n型素子の

(75)

ように内部電位は大きくならない。また、内部電位による液晶層にかかる直流成分を抑制することができるので、液晶層の延命化を図ることができ、この結果、光書込み型液晶素子の長寿命化が可能になる。

[0432]

したがって、光導電層の光感度、解像度、コントラストを向上させることができるので、高光感度、高解像度、高コントラスト、長寿命の光書込み型液晶素子を提供することができるという効果を奏する。

[0433]

請求項2の発明の光書込み型液晶素子は、以上のように、請求項1の構成において、上記キャリアブロッキング層によって形成される空乏層あるいは最大空乏層が、書込み光入射側領域に形成される空乏層あるいは最大空乏層の幅をWis、液晶層側領域に形成される空乏層あるいは最大空乏層の幅をWis、としたとき、次の関係式、"Wis>Wis"を満たしている構成である。

[0434]

これにより、電圧印加時に、光導電層の書込み光入射側に多くの電圧が印加され、光電流が良く流れるように 20 なり、明時のインピーダンスを小さくすることができる。したがって、光導電層の明時のインピーダンス (Z photo)と暗時のインピーダンス (Z dark)との比(Z dark/Z photo)が大きくなるので、従来のように暗時のインピーダンスを大きくした場合に比べて光導電層の光感度を向上させることができ、この結果、解像度も向上させることができるという効果を奏する。

[0435]

請求項3の発明の光書込み型液晶素子は、以上のように、請求項1または2の構成において、光導電層の少な 30 くとも書込み光の入射側領域に形成されるキャリアブロッキング層が、絶縁層で構成されているものである。【0436】

これにより、請求項1または2の発明の効果に加えて、 書込み光の界面反射を小さくすることができ、この結果、 書込み光を光導電層に有効に導入することができると 共に、光導電層とキャリアブロッキング層との密着強度 を向上させることができるという効果を併せて奏する。 【0437】

請求項4の発明の光書込み型液晶素子は、以上のよう 40 に、請求項1の構成において、上記光導電層の書込み光の入射側に形成されるキャリアブロッキング層が、超格子構造で構成されているものである。

[0438]

これにより、請求項1の発明の効果に加えて、従来の 光導電層よりも光吸収係数が増加し、光伝導キャリアが 増大する結果、明時のインピーダンスが従来の光導電層 よりも小さくなり、明暗時のインピーダンス比が従来よ りも大きくなり、光書込み型液晶素子の感度、コントラ スト、解像度がより向上するという効果を奏する。 (76)

[0439]

請求項5の発明の光書込み型液晶素子は、以上のように、請求項1の構成において、上記光導電層の少なくとも書込み光の入射側に形成されるキャリアブロッキング層が、p型半導体とn型半導体との積層構造で構成されているものである。

[0440]

これにより、請求項1の発明の効果に加えて、暗時にはキャリアの移動がほとんど無くなるので、暗時に非常10に高抵抗にすることができ、したがって明暗時のインピーダンス比を従来の光導電層に比べて大きくできる。この結果、光書込み型液晶素子の感度、コントラスト、解像度がより向上するという効果を奏する。

[0441]

請求項6の発明の光書込み型液晶素子は、以上のように、請求項1、2、3、4または5の構成において、上記光導電層の少なくとも液晶層側に形成されるキャリアブロッキング層が、当該光導電層と同じエネルギーギャップのp型の半導体で構成されているものである。

[0442]

これにより、請求項1、2、3、4または5の効果に加えて、キャリアブロッキング層を光導電層の形成装置において連続成膜することができるので、製造工程の簡略化を図ることができるという効果を併せて奏する。

[0443]

請求項7の発明の光書込み型液晶素子は、以上のように、請求項1、2、3、4または5の構成において、上記光導電層の少なくとも液晶層側に形成されるキャリアブロッキング層が、当該光導電層よりエネルギーギャップが大きいワイドギャップのi型もしくはp型の半導体で構成されているものである。

[0444]

これにより、請求項1、2、3、4または5の発明の効果に加えて、キャリアブロッキング層を光導電層の形成装置において連続成膜することができるので、製造工程の簡略化を図ることができるという効果を併せて奏する。さらに、同じエネルギーギャップのp型の半導体を用いた場合よりも薄膜にすることができるので、余分な電圧ロスを無くすことができ、この結果、光電流を良く流すことができるという効果も併せて奏する。

[0445]

請求項8の発明の光書込み型液晶素子は、以上のように、請求項1、2、3、6または7の構成において、上記光導電層が、書込み光の入射側の透明電極側に形成された、当該光導電層よりエネルギーギャップが大きいワイドギャップのi型もしくはp型の半導体とヘテロ接合されている、あるいは当該光導電層と同じエネルギーギャップのp型の半導体とホモ接合されている構成である。

50 [0446]

(77)

これにより、絶縁層の有無に関わらず透明電極からの キャリアインジェクションや光導電層からのキャリア の流出を阻止または抑制することができる。そして、光 導電層の形成装置でキャリアブロッキング層を連続的 に成膜することができる。したがって、請求項1、2、 3、4または5の発明の効果に加えて、光書込み型液晶 素子の製造工程を簡素なものとし、製造に係る費用を低 減することができるという効果を併せて奏する。

[0447]

請求項9の発明の光書込み型液晶素子は、以上のよう 10 【図4】 本発明の原理を示すバンドダイヤグラムを示 に、請求項1、2、3、6または7の構成において、上 記光導電層の書込み光の入射側に形成されるキャリア ブロッキング層が、液晶層側に向かってエネルギーギャ ップが小さくなるチャープ構造の i 型またはp型の半 導体である構成となっている。

[0448]

これにより、請求項1、2、3、6または7の発明の 効果に加えて、光導電層で発生した電子のホールとの再 結合を抑制することができ、光電流を良く流すことがで きる。したがって、光導電層の光感度を向上させること 20 ができるので、光書込み型液晶素子の光感度およびコン トラストを向上させることができるという効果を奏す る。

[0449]

請求項10の発明の光書込み型液晶素子は、以上のよ うに、請求項1、2、3、4、5、6、7、8または9 の構成において、上記光導電層の書込み光の入射側領域 のドナー密度をNDI、液晶層側領域でのドナー密度をN DLCとしたとき、次の関係式、"NDI<NDLC"を満たして いる構成である。

[0450]

これにより、請求項1、2、3、4、5、6、7、8 または9の発明の効果に加えて、光導電層の書込み光の 入射側領域の方が、液晶層側領域よりも高抵抗となり、 電圧が多く印加されるので、光導電層に光電流が多く流 れるようになり、光導電層の光感度をより向上させるこ とができるという効果を併せて奏する。

[0451]

請求項11の発明の光書込み型液晶素子は、以上のよ うに、光導電層の書込み光の入射側および液晶層側には、40 光導電層の内外へのキャリアの侵入および流出を防止 または抑制するキャリアブロッキング層が設けられて おり、当該キャリアブロッキング層がp型半導体とn型 半導体との積層構造で構成されているものである。

[0452]

これにより、光導電層に対する電子およびホールの侵 入および流出が抑制され、暗時にはキャリアの移動がほ とんど無くなるので、暗時に非常に高抵抗にすることが でき、したがって明暗時のインピーダンス比を従来の光

(78)

晶素子の高感度化、高コントラスト化、高解像度化が可 能になるという効果を奏する。

【図面の簡単な説明】

【図1】 本発明の一実施の形態の光書込み型液晶素子 のエネルギーバンドダイヤグラムである。

【図2】 上記光書込み型液晶素子の概略構成断面図で ある。

【図3】 図2に示す光書込み型液晶素子を備えた投射 型の液晶表示装置の概略構成図である。

す説明図である。

【図5】 本発明の原理を示すバンドダイヤグラムを示 す説明図である。

【図6】 図1に示す光書込み型液晶素子に備えられた 光導電層の印加電圧とインピーダンスとの関係を示す グラフである。

【図7】 図1に示す光書込み型液晶素子に備えられた 光導電層の印加電圧と電流密度との関係を示すグラフ である。

図1に示す光書込み型液晶素子に備えられた 【図8】 光導電層の印加電圧と電流密度との関係を示すグラフ である。

【図9】 図1に示す光書込み型液晶素子に備えられた 光導電層の印加電圧と反射率との関係を示すグラフで

【図10】 図1に示す光書込み型液晶素子に備えられ た光導電層の書込み波長と書込み透過率との関係を示 すグラフである。

【図11】 図1に示す光書込み型液晶素子の比較例の 30 光導電層の書込み波長と書込み透過率との関係を示す グラフである。

【図12】 図1に示す光書込み型液晶素子の比較例の 光導電層の印加電圧と反射率との関係を示すグラフで

【図13】 図12に示す光書込み型液晶素子の光導電 層の印加電圧とインピーダンスとの関係を示すグラフ である。

【図14】 図1に示す光書込み型液晶素子の比較例の 光導電層の印加電圧と反射率との関係を示すグラフで ある。

【図15】 図14に示す光書込み型液晶素子の光導電 層の印加電圧とインピーダンスとの関係を示すグラフ

【図16】 本発明の光書込み型液晶素子に形成される キャリアブロッキング層の設計についての説明図であ

【図17】 本発明の他の実施の形態の光書込み型液晶 素子のエネルギーバンドダイヤグラムである。

【図18】 図17に示す光書込み型液晶素子に備えら 導電層に比べて大きくできる。この結果、光書込み型液 50 れた光導電層の印加電圧と電流密度との関係を示すグ ラフである。

【図19】 図17に示す光書込み型液晶素子に備えら れた光導電層の書込み光側のドナー密度と光感度との 関係を示すグラフである。

【図20】 本発明のさらに他の実施の形態の光書込み 型液晶素子のエネルギーバンドダイヤグラムである。

【図21】 本発明のさらに他の実施の形態の光書込み 型液晶素子のエネルギーバンドダイヤグラムである。

【図22】 本発明のさらに他の実施の形態の光書込み 型液晶素子のエネルギーバンドダイヤグラムである。

【図23】 図20ないし図22に示す光書込み型液晶 素子に備えられた光導電層の印加電圧と電流密度との 関係を示すグラフである。

【図24】 本発明のさらに他の実施の形態の光書込み 型液晶素子のエネルギーバンドダイヤグラムである。

【図25】 本発明のさらに他の実施の形態の光書込み 型液晶素子のエネルギーバンドダイヤグラムである。

【図26】 本発明のさらに他の実施の形態の光書込み 型液晶素子のエネルギーバンドダイヤグラムである。

【図27】 本発明のさらに他の実施の形態の光書込み 20 型液晶素子のエネルギーバンドダイヤグラムである。

【図28】 本発明のさらに他の実施の形態の光書込み 型液晶素子のエネルギーバンドダイヤグラムである。

【図29】 本発明のさらに他の実施の形態の光書込み 型液晶素子のエネルギーバンドダイヤグラムである。

【図30】 本発明のさらに他の実施の形態の光書込み 型液晶素子のエネルギーバンドダイヤグラムである。

【図31】 本発明のさらに他の実施の形態の光書込み 型液晶素子のエネルギーバンドダイヤグラムである。

【図32】 本発明のさらに他の実施の形態の光書込み 30 型液晶素子のエネルギーバンドダイヤグラムである。 型液晶素子のエネルギーバンドダイヤグラムである。

【図33】 本発明のさらに他の実施の形態の光書込み 型液晶素子のエネルギーバンドダイヤグラムである。

【図34】 本発明のさらに他の実施の形態の光書込み 型液晶素子のエネルギーバンドダイヤグラムである。

【図35】 本発明のさらに他の実施の形態の光書込み 型液晶素子のエネルギーバンドダイヤグラムである。

【図36】 本発明のさらに他の実施の形態の光書込み 型液晶素子のエネルギーバンドダイヤグラムである。

【図37】 本発明のさらに他の実施の形態の光書込み 40 型液晶素子のエネルギーバンドダイヤグラムである。

本発明のさらに他の実施の形態の光書込み 【図38】 型液晶素子のエネルギーバンドダイヤグラムである。

【図39】 本発明のさらに他の実施の形態の光書込み 型液晶素子のエネルギーバンドダイヤグラムである。

【図40】 本発明のさらに他の実施の形態の光書込み 型液晶素子のエネルギーバンドダイヤグラムである。

【図41】 本発明のさらに他の実施の形態の光書込み 型液晶素子のエネルギーバンドダイヤグラムである。

【図42】 本発明のさらに他の実施の形態の光書込み 50 型液晶素子のエネルギーバンドダイヤグラムである。

(80)

型液晶素子のエネルギーバンドダイヤグラムである。

【図43】 本発明のさらに他の実施の形態の光書込み 型液晶素子のエネルギーバンドダイヤグラムである。

【図44】 本発明のさらに他の実施の形態の光書込み 型液晶素子のエネルギーバンドダイヤグラムである。

【図45】 本発明のさらに他の実施の形態の光書込み 型液晶素子のエネルギーバンドダイヤグラムである。

【図46】 図40に示す光書込み型液晶素子に備えら れた光導電層の遮光層側のキャリアブロッキング層の 10 膜厚と光感度との関係を示すグラフである。

【図47】 本発明のさらに他の実施の形態の光書込み 型液晶素子のエネルギーバンドダイヤグラムである。

【図48】 本発明のさらに他の実施の形態の光書込み 型液晶素子のエネルギーバンドダイヤグラムである。

【図49】 本発明のさらに他の実施の形態の光書込み 型液晶素子のエネルギーバンドダイヤグラムである。

【図50】 本発明のさらに他の実施の形態の光書込み 型液晶素子のエネルギーバンドダイヤグラムである。

【図51】 本発明のさらに他の実施の形態の光書込み 型液晶素子のエネルギーバンドダイヤグラムである。

本発明のさらに他の実施の形態の光書込み 【図52】 型液晶素子のエネルギーバンドダイヤグラムである。

【図53】 本発明のさらに他の実施の形態の光書込み 型液晶素子のエネルギーバンドダイヤグラムである。

本発明のさらに他の実施の形態の光書込み 【図54】 型液晶素子のエネルギーバンドダイヤグラムである。

【図55】 本発明のさらに他の実施の形態の光書込み 型液晶素子のエネルギーバンドダイヤグラムである。

【図56】 本発明のさらに他の実施の形態の光書込み

【図57】 本発明のさらに他の実施の形態の光書込み

型液晶素子のエネルギーバンドダイヤグラムである。 【図58】 本発明のさらに他の実施の形態の光書込み

型液晶素子のエネルギーバンドダイヤグラムである。 【図59】 本発明のさらに他の実施の形態の光書込み 型液晶素子のエネルギーバンドダイヤグラムである。

【図60】 本発明のさらに他の実施の形態の光書込み 型液晶素子のエネルギーバンドダイヤグラムである。

【図61】 本発明のさらに他の実施の形態の光書込み 型液晶素子のエネルギーバンドダイヤグラムである。

【図62】 本発明のさらに他の実施の形態の光書込み 型液晶素子のエネルギーバンドダイヤグラムである。

【図63】 本発明のさらに他の実施の形態の光書込み 型液晶素子のエネルギーバンドダイヤグラムである。

【図64】 本発明のさらに他の実施の形態の光書込み 型液晶素子のエネルギーバンドダイヤグラムである。

本発明のさらに他の実施の形態の光書込み 【図65】 型液晶素子のエネルギーバンドダイヤグラムである。

【図66】 本発明のさらに他の実施の形態の光書込み

(81)

【図67】 本発明のさらに他の実施の形態の光書込み 型液晶素子のエネルギーバンドダイヤグラムである。

【図68】 本発明のさらに他の実施の形態の光書込み型液晶素子のエネルギーバンドダイヤグラムである。

【図69】 図40に示す光書込み型液晶素子と図42に示す光書込み型液晶素子とに備えられた光導電層の 遮光層側のキャリアブロッキング層の膜厚と光感度と の関係を示すグラフである。

【図70】 本発明の光書込み型液晶素子のチャープ半 【図81】 従来の光書送 導体を用いた光導電層の書込み光強度と反射率との関 10 ンドダイヤグラムである。 係を示すグラフである。 【図82】 図74に示す

【図71】 図4に示す素子の成膜時のバンドダイヤグラムである。

【図72】 図5に示す素子の成膜時のバンドダイヤグラムである。

【図73】 本発明のさらに他の実施の形態を示すものであり、超格子構造のキャリアブロッキング層を有する 光書込み型液晶素子のバンドダイヤグラムである。

【図74】 図73に示す素子および従来の素子のそれ ぞれについて、光子エネルギーと光吸収係数との関係を 20 示したグラフである。

【図75】 本発明のさらに他の実施の形態を示すものであり、p型半導体とn型半導体との積層構造のキャリアブロッキング層を有する光書込み型液晶素子の成膜時におけるバンドダイヤグラムである。

【図76】 図75に示す素子の熱平衡状態時のバンド ダイヤグラムである。

【図77】 図75に示す素子の一変形例を示すバンド

31 13a,14 170/SnO₂ 16 18 (82)

ダイヤグラムである。

【図78】 従来の光書込み型液晶素子の概略構成図である。

【図79】 図71に示す光書込み型液晶素子を備えた 投射型の液晶表示装置の概略構成図である。

【図80】 従来の i 型の半導体を光導電層に使用した場合の光導電層の印加電圧と電流密度との関係を示すグラフである。

【図81】 従来の光書込み型液晶素子のエネルギーバ 0 ンドダイヤグラムである.

【図82】 図74に示す光書込み型液晶素子に備えられた光導電層の印加電圧と電流密度との関係を示すグラフである。

【図83】 従来の光書込み型液晶素子の概略構成図である。

【符号の説明】

1 液晶ライトバルブ (光書込み型液晶素子)

11a・b ガラス基板 (透明電極基板)

13a·b ITO膜 (透明電極基板)

14 SnO₂膜(透明電極基板)

15 キャリアブロッキング層

16 光導電層


17 キャリアブロッキング層


22 液晶層


26 i型の半導体 (光導電層)


31 透明電極


51 透明電極































(特開平 08-262476)










































31


(c)


31


26"

(c)









(c)

